Download or read book Conception de circuits int gr s mixtes sous contrainte de testabilit et proposition d une m thodologie written by Corinne Daujan and published by . This book was released on 1997 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE DEVELOPPEMENT DE LA MICROELECTRONIQUE A ETE CONSIDERABLE DEPUIS CES DIX DERNIERES ANNEES. IL SE TRADUIT PAR DES TAILLES DE COMPOSANTS EN CONSTANTE DIMINUTION OFFRANT DES POSSIBILITES D'INTEGRATION, POUR LES CIRCUITS INTEGRES, A TRES GRANDE ECHELLE. CETTE EVOLUTION A EU LIEU CONJOINTEMENT AVEC, ENTRE AUTRE, LE DEVELOPPEMENT DE NOUVEAUX LOGICIELS DE CAO, ET DE METHODES DE SIMULATION DE FAUTES DESTINEES A ANTICIPER LES CONSEQUENCES DES DEFAUTS DE PROCESS ET FACILITER AINSI L'INTERPRETATION DE CERTAINS RESULTATS DANS LA PHASE DE TEST DU CIRCUIT. CES METHODES, TRES AU POINT DANS LE DOMAINE DIGITAL, ONT PRIS UN CERTAIN RETARD DANS LE DOMAINE DE L'ANALOGIQUE DU A LA COMPLEXITE DE CELUI-CI. CE MANUSCRIT A POUR BUT DE PROPOSER UNE METHODE DE SIMULATION DE FAUTES ET D'ISOLATION DE FAUTES POUR LES CIRCUITS INTEGRES ANALOGIQUES ET MIXTES, BASES SUR LA TECHNIQUE DU DICTIONNAIRE DE FAUTES. ELLE EST ENTIEREMENT AUTOMATISABLE CAR NOUS AVONS CHOISI DE TRAITER LES DONNEES DE FACON BINAIRE. SON APPLICATION SUR DES CIRCUITS CONCRETS, PREALABLEMENT CONCUS POUR DES APPLICATIONS SPECIFIQUES, A PERMIS DE DETERMINER LES AVANTAGES AINSI QUE LES LIMITES DE CETTE METHODE.

Download or read book Conception de circuits integres mixtes sous contrainte de testabilite et proposition d une methodologie written by Corinne Daujan and published by . This book was released on 1997 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book CONTRIBUTION A LA DEFINITION D UNE METHODOLOGIE DE CONCEPTION STRUCTUREE D ASIC MIXTES written by AKILA.. ZOUYED and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LE TRAVAIL PRESENTE ICI EST UN ENSEMBLE DE PROPOSITIONS VISANT A MIEUX STRUCTURER LA CONCEPTION DES CIRCUITS INTEGRES ANALOGIQUES DE TYPE MOS. ELLES S'INSPIRENT DES METHODES DEVELOPPEES POUR LA CONCEPTION DES CIRCUITS INTEGRES LOGIQUES, ET QUI ONT FAIT LA PREUVE DE LEUR EFFICACITE. PLUS PARTICULIEREMENT NOUS PROPOSONS UNE METHODE SIMPLE DE PASSAGE D'UNE DESCRIPTION FONCTIONNELLE D'UN CIRCUIT A SA DESCRIPTION STRUCTURELLE, QUI UTILISE PRINCIPALEMENT L'INVERSEUR MOS FONCTIONNANT EN REGIME LINEAIRE. IL EST AINSI POSSIBLE DE S'ASSURER QUE LE CIRCUIT AINSI CONCU FONCTIONNERA CONFORMEMENT AUX RESULTATS DE SA SIMULATION FONCTIONNELLE. CETTE METHODE EST ENSUITE APPLIQUEE A LA CONCEPTION D'UNE BOUCLE A VERROUILLAGE DE PHASE. LES RESULTATS OBTENUS CONFIRMENT L'INTERET ET L'EFFICACITE DE CELLE-CI. NOUS PENSONS QUE L'UTILISATION DES OUTILS PRESENTES PERMET UNE APPROCHE UNIFIEE DE LA CONCEPTION DES CIRCUITS INTEGRES MIXTES (ANALOGIQUES ET NUMERIQUES) ET FAVORISER AINSI LEUR EMPLOI

Download or read book Test and Design for Testability in Mixed Signal Integrated Circuits written by Jose Luis Huertas Díaz and published by Springer Science & Business Media. This book was released on 2010-02-23 with total page 310 pages. Available in PDF, EPUB and Kindle. Book excerpt: Test and Design-for-Testability in Mixed-Signal Integrated Circuits deals with test and design for test of analog and mixed-signal integrated circuits. Especially in System-on-Chip (SoC), where different technologies are intertwined (analog, digital, sensors, RF); test is becoming a true bottleneck of present and future IC projects. Linking design and test in these heterogeneous systems will have a tremendous impact in terms of test time, cost and proficiency. Although it is recognized as a key issue for developing complex ICs, there is still a lack of structured references presenting the major topics in this area. The aim of this book is to present basic concepts and new ideas in a manner understandable for both professionals and students. Since this is an active research field, a comprehensive state-of-the-art overview is very valuable, introducing the main problems as well as the ways of solution that seem promising, emphasizing their basis, strengths and weaknesses. In essence, several topics are presented in detail. First of all, techniques for the efficient use of DSP-based test and CAD test tools. Standardization is another topic considered in the book, with focus on the IEEE 1149.4. Also addressed in depth is the connecting design and test by means of using high-level (behavioural) description techniques, specific examples are given. Another issue is related to test techniques for well-defined classes of integrated blocks, like data converters and phase-locked-loops. Besides these specification-driven testing techniques, fault-driven approaches are described as they offer potential solutions which are more similar to digital test methods. Finally, in Design-for-Testability and Built-In-Self-Test, two other concepts that were taken from digital design, are introduced in an analog context and illustrated for the case of integrated filters. In summary, the purpose of this book is to provide a glimpse on recent research results in the area of testing mixed-signal integrated circuits, specifically in the topics mentioned above. Much of the work reported herein has been performed within cooperative European Research Projects, in which the authors of the different chapters have actively collaborated. It is a representative snapshot of the current state-of-the-art in this emergent field.

Download or read book Etude de la testabilit de circuits int gr s mixtes pour poste t l phonique written by Philippe Pascal and published by . This book was released on 1995 with total page 110 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Conception en vue du test pour circuits integres analogiques et mixtes written by Florence Azais and published by . This book was released on 1996 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Syst mes de conception pour circuits int gr s microforme revue analyse et propositions written by Louis-Philippe Demers and published by Montréal : Service des archives, Université de Montréal, Section Microfilm. This book was released on 1986 with total page 304 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Recherche op rationnelle et optimisation pour la conception testable de circuits int gr s complexes written by Lilia Koutchoukali Zaourar (informaticienne).) and published by . This book was released on 2010 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le travail de cette thèse est à l'interface des dom aines de la recherche opérationnelle et de la micro -électronique. Il traite de l'utilisation des techniques d'optimisation combinatoire pour la DFT (Design For Test) des Circuits Intégrés (CI). Avec la croissance rapide et la complexité des CI actuels, la qualité ainsi que le coût du test sont devenus des paramètres importants dans l'industrie des semi-conducteurs. Afin de s'assurer du bon fonctionnement du CI, l'étape de test est plus que jamais une étape essentielle et délicate dans le processus de fabrication d'un CI. Pour répondre aux exigences du marché, le test doit être rapide et efficace dans la révélation d'éventuels défauts. Pour cela, il devient incontournable d'appréhender la phase de test dès les étapes de conception du CI. Dans ce contexte, la conception testable plus connue sous l'appellation DFT vise à améliorer la testabilité des CI. Plusieurs problèmes d'optimisation et d'aide à la décision découlent de la micro-électronique. La plupart de ces travaux traitent des problèmes d'optimisation combinatoire pour le placement et routage des circuits. Nos travaux de recherche sont à un niveau de conception plus amont, la DFT en présynthèse au niveau transfert de registres ou RTL (Register Transfer Level). Cette thèse se découpe en trois parties. Dans la première partie nous introduisons les notions de bases de recherche opérationnelle, de conception et de test des CI. La démarche suivie ainsi que les outils de résolution utilisés dans le reste du document sont présentés dans cette partie. Dans la deuxième partie, nous nous intéressons au problème de l'optimisation de l'insertion des chaîne s de scan. A l'heure actuelle, le "scan interne" est une des techniques d'amélioration de testabilité ou de DFT les plus largement adoptées pour les circuits intégrés numériques. Il s'agit de chaîner les éléments mémoires ou bascules du circuit de sorte à former des chaînes de scan qui seront considérées pendant la phase de test comme points de contrôle et d'observation de la logique interne du circuit. L'objectif de notre travail est de développer des algorithmes permettant de générer pour un CI donné et dès le niveau RTL des chaînes de scan optimales en termes de surface, de temps de test et de consommation en puissance, tout en respectant des critères de performance purement fonctionnels. Ce problème a été modélisé comme la recherche de plus courtes chaînes dans un graphe pondéré. Les méthodes de résolution utilisées sont basées sur la recherche de chaînes hamiltoniennes de longueur minimale. Ces travaux ont été réalisés en collaboration avec la start-up DeFacTo Technologies. La troisième partie s'intéresse au problème de partage de blocs BIST (Built In Self Test) pour le test des mémoires. Le problème peut être formulé de la façon suivante : étant données des mémoires de différents types et tailles, ainsi que des règles de partage des colliers en série et en parallèle, il s'agit d'identifier des solutions au problème en associant à chaque mémoire un collier. La solution obtenue doit minimiser à la fois la surface, la consommation en puissance et le temps de test du CI. Pour résoudre ce problème, nous avons conçu un prototype nommé Memory BIST Optimizer (MBO). Il est constitué de deux phases de résolution et d'une phase de validation. La première phase consiste à créer des groupes de compatibilité de mémoires en tenant compte des règles de partage et d'abstraction des technologies utilisées. La deuxième phase utilise les algorithmes génétiques pour l'optimisation multi-objectifs afin d'obtenir un ensemble de solutions non dominées. Enfin, la validation permet de vérifier que la solution fournie est valide. De plus, elle affiche l'ensemble des solutions à travers une interface graphique ou textuelle. Cela permet à l'utilisateur de choisir la solution qui lui correspond le mieux. Actuellement, l'outil MBO est intégré dans un flot d'outils à ST-microelectronics pour une utilisation par ses clients.

Download or read book Les circuits int gr s de communication de donn es written by Michel Nguyen-Xuan-Dang and published by . This book was released on 1988 with total page 125 pages. Available in PDF, EPUB and Kindle. Book excerpt: Étude sur l'intégration de protocoles de communication de données dans les circuits intégrés. Cette intégration est examinée sous deux aspects: architecture fonctionnelle et méthodologie de conception. Deux classes de circuits de communication ont été étudiés: la première traite des méthodes d'accès série et parallèle et la deuxième concerne l'implantation des couches hautes du modèle OSI : de la couche LLC d'IEEE à la couche session. La méthodologie de conception des circuits de communication est basée sur la définition et le développement des bibliothèques d'opérateurs flexibles spécialisés et des bibliothèques de modules paramétrables spécialisés

Download or read book Mise en place d une d marche d int gration des contraintes CEM dans le flot de conception des circuits int gr s written by Jean-Luc Levant and published by . This book was released on 2007 with total page 244 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'évolution des technologies lithographiques permet de concevoir des circuits intégrés de plus grandes densités mais aussi de pouvoir intégrer des focntions électroniques aussi variées que l'analogique, la puissance, les radiofréquences, ... caractérisées par des sensibilités électriques très différentes. le fabricantde circuits intégrés (C. I) doit mettre en place de nouvelles méthodologie pour garantir la compatibilité électromagnétique (CEM) des fonctions intégrées dans le silicium et avant même que ceux-ci soient fabriqués. Ces nouvelles approches de conception nécessitent de développer des modèles électriques pour les fonctions analogiques et numériques. La vérification globale de la CEM (émission et susceptibilité) nécessite de réduire les informations issues de la conception et donc de produire des modèles possédant le même comportement électrique mais comportant cent à mille fois moins d'information. Ce mémoire propose doncdes approches nouvelles pour produire les modèles d'émission et de susceptibilité. Ces approches sont basées sur le modèle ICEM-CE en cours de normalisation (IEC62433-2) au niveau international. Par la suite, à partir de ce modéle, ce mémoire présente une méthode d'analyse de susceptibilité interne et une seconde méthode dédiée à l'optimisation des émissions rayonnées mesurées en cellule TEM. Le premier chapitre est une introduction à la CEM des C.Is. Le deuxième chapitre analyse l'impact de l'évolution de la technologie sur la CEMdes C.Is. Le troisième chapitre repasse en vue les modèles CEM normalisés ou en cours de normalisation puis introduit le modèle ICEM-CE. Les chapitres quate et cinq présentent les méthodes utilisées pour développer par la mesure le ICEM-CE. Le chapitre six propose une méthode développée pour prédire la susceptibilité des C.Is mixtes analogiques et numérique. Enfin dans le dernier chapitre une méthode de prédiction des émissions rayonnées en cellule TEM est décrite. Les travaux réalisés en cours de cette thèse on fait l'objet progessivemetn d'un transfert technologique dans le flot de conception des microcontrôleurs de la Atmel (AVR 8 and 32bits).

Download or read book DEFINITION D UNE METHODOLOGIE DE CONCEPTION D ASIC NUMERIQUE INDEPENDANTE DE LA TECHNOLOGIE APPLICATION written by MOHAMED.. BENHADDOU and published by . This book was released on 1995 with total page 6 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TECHNOLOGIES DE FABRICATION DE CIRCUITS INTEGRES NUMERIQUES ET LES OUTILS DE CAO POUR LA CONCEPTION DE CEUX-CI ONT REGULIEREMENT EVOLUE. LA TENDANCE ACTUELLE EST DE DECRIRE LE COMPORTEMENT DU CONCEPT A UN NIVEAU D'ABSTRACTION ELEVE A L'AIDE D'UN LANGAGE DE DESCRIPTION DU MATERIEL STANDARD COMME VERILOG OU VHDL, ET LAISSER LE SOIN AUX OUTILS DE SYNTHESE DE GENERER LES MASQUES DU CIRCUIT OU SA LISTE D'EQUIPOTENTIELLES DANS LA BIBLIOTHEQUE D'UN FONDEUR. LE PROBLEME EST LE PRIX ELEVE DE CES OUTILS DE SYNTHESE DE HAUT NIVEAU QUI EST DISSUASIF POUR LES PME/PMI. L'OBJECTIF DE CE TRAVAIL EST DE MONTRER QUE L'ON PEUT DEMARRER LE FLOT DE CONCEPTION D'UN CIRCUIT PAR SA DESCRIPTION COMPORTEMENTALE DE HAUT NIVEAU ET D'OBTENIR DES CIRCUITS REPONDANT AU CAHIER DES CHARGES EN UTILISANT DEUX OUTILS DE CAO ABORDABLES FINANCIEREMENT ET REPANDUS DANS LE COMMERCE: MAX+PLUS II POUR LE DEVELOPPEMENT DES CIRCUITS CONFIGURABLES ET SOLO 1400 POUR LE DEVELOPPEMENT DES CIRCUITS PRECARACTERISES. LES OUTILS DE SYNTHESE DE HAUT NIVEAU SONT AINSI EVITES A L'AIDE D'UN ENVIRONNEMENT DE CONCEPTION BATI AUTOUR DE LOGICIELS DE PORTABILITE ENTRE LES DEUX TECHNOLOGIES ET D'INTERFACAGE ENTRE LES HDL DE MAX+PLUS II (AHDL) ET SOLO 1400 (MODEL) ET VERILOG QUI PERMET LA MODELISATION DES CIRCUITS INTEGRES NUMERIQUES A DIFFERENTS NIVEAUX D'ABSTRACTION. CET ENVIRONNEMENT DE CONCEPTION EST GERE PAR UNE METHODOLOGIE SIMPLE, STRICTE ET EFFICACE. UN PROCESSEUR FLOU A ETE CONCU AFIN DE VALIDER LA METHODOLOGIE DE CONCEPTION INDEPENDANTE DE LA TECHNOLOGIE PROPOSEE

Download or read book Conception de circuits large chelle d int gration facilement testables written by Jacques Galiay and published by . This book was released on 1978 with total page 151 pages. Available in PDF, EPUB and Kindle. Book excerpt: La présente étude concerne le test fonctionnel hors ligne de circuits intégrés a grande échelle. Etude des défauts pouvant affecter un circuit intégré afin de déterminer des hypothèses de panne suffisantes pour le test des circuits a large achelle d'intagration. Description et évaluation des principales techniques existantes visant a l'amelioration de la testabilité. méthode de génération de séquences de tests permettant de prendre en compte les courts-circuits et les coupures de connexion du circuit étudié. Présentation d'un certain nombre de règles de conception permettant d'améliorer la testabilité des circuits par action au niveau de l'implantation. techniques de conception permettant d'améliorer l'observabilité et la commandabilité des divers blocs constituant le circuit

Download or read book Syst mes de conception pour circuits int gr s written by Louis-Philippe Demers and published by . This book was released on 1986 with total page 304 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Mod lisation comportementale de syst mes mixtes appliqu es la conception de circuits int gr s en technologie CMOS written by Jean-Marc Mari and published by . This book was released on 1997 with total page 133 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Etude des m thodes de conception et des outils de C A O pour la synth se des circuits int gr s analogiques written by Faouzi Chaahoub and published by . This book was released on 2007 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La realisation des circuits integres analogiques a hautes performances souffre de difficultes principalement dues a la reduction de la tension d'alimentation et a la reduction de la consommation, qui sont conduites par la proliferation des systemes portables alimentes par des batteries, mais patit aussi du manque d'outils de c.a.o permettant d'automatiser la phase de layout qui est assez laborieuse et prend beaucoup de temps. Cette these se situe dans ce contexte. Elle traite de deux domaines assez distincts mais complementaires, a savoir la conception de circuits integres analogiques a faible tension d'alimentation, et la generation automatique (ou assistee) du layout de ces circuits a l'aide d'algorithmes et de logiciels appropries. L'aboutissement de cette these est, premierement, la creation d'une nouvelle methode de conception des circuits integres analogiques, plus precisement la generation d'une technique de conception de nouvelle structure, plus adaptee aux basses tensions d'alimentation et aux faibles consommations, deuxiemement, notre contribution a l'automatisation de la phase du layout des circuits integres analogiques, a savoir l'etude detaillee des contraintes analogiques a prendre en compte dans tout outil d'automatisation du layout (generateur, placeur, routeur, compacteur), ainsi que notre participation au developpement de chrvan (outils d'automatisation des masques des circuits integres analogiques et mixtes, developpes au cnet grenoble) en aidant a sa mise au point, en l'utilisant, en proposant des ameliorations, et surtout en consacrant tous nos efforts a developpe un algorithme de placement des cellules analogiques qui prend en compte toutes ces contraintes analogiques.

Download or read book Elaboration d une m thodologie de localisation de d fauts sur circuits int gr s logiques par test sous faisceau d lectrons application diff rentes fonctions lectroniques written by François Marc and published by . This book was released on 1994 with total page 190 pages. Available in PDF, EPUB and Kindle. Book excerpt: UNE METHODOLOGIE ANALYTIQUE DE LOCALISATION DE DEFAUT PAR TEST SOUS FAISCEAU D'ELECTRONS POUR LES CIRCUITS INTEGRES LOGIQUES, APPLICABLE DANS LES SITUATIONS DE CONNAISSANCE MINIMALE DU CIRCUIT, A ETE DEVELOPPEE. CETTE METHODOLOGIE CONSISTE EN UNE DECOMPOSITION DE CHAQUE OBJECTIF EN OBJECTIFS PLUS SIMPLES, ASSOCIEE A UN CHOIX RIGOUREUX DES TECHNIQUES D'OBSERVATION ET DES SEQUENCES DE TEST EN FONCTION DU CIRCUIT TESTE, DU TESTEUR UTILISE, DES PHENOMENES PHYSIQUES LIMITANT LES PERFORMANCES, ET SURTOUT DE L'OBJECTIF. L'INTERET D'UNE TECHNIQUE DE LOCALISATION RAPIDE DE FONCTIONS INTERNES QUELCONQUES A CONDUIT AU DEVELOPPEMENT DE LA SELECTION DE SIGNAUX, PARTICULIEREMENT PERFORMANTE DANS CE DOMAINE. L'APPLICATION DE LA METHODOLOGIE A DES FAMILLES FONCTIONNELLES COURANTES A ENTRAINE LA CONSTRUCTION DE METHODOLOGIES SPECIFIQUES EXPLOITANT LES PARTICULARITES DE CES CIRCUITS. L'EFFICACITE ET LA RAPIDITE DE LA METHODOLOGIE SONT DEMONTREES PAR DES CAS REELS D'ANALYSES

Download or read book Bruit d Alimentation et Couplage par le Substrat dans les Circuits Mixtes written by Olivier Valorge (Ingénieur en électronique).) and published by . This book was released on 2006 with total page 211 pages. Available in PDF, EPUB and Kindle. Book excerpt: La maîtrise de la conception de circuits intégrés mixtes est un des points clés pour la réalisation des futurs systèmes intégrés monolithiques (Systems On Chip). Des blocs analogiques sont placés dans le même substrat, la même puce, que des blocs de traitement logique de plusieurs millions de transistors. Le bruit de commutation numérique peut s'avérer gênant pour l'acquisition de signaux analogiques mais aussi pour le fonctionnement du circuit numérique lui-même. La prise en compte du bruit d'alimentation et du couplage par le substrat dans ce type de circuit est difficile. Il est nécessaire d'élaborer une méthodologie permettant de modéliser le bruit d'alimentation et le couplage par le substrat dans ces circuits mixtes. Une première partie décrit les différents phénomènes impliqués dans le bruit d'alimentation et le bruit substrat. Une bonne compréhension de ces mécanismes permet de les modéliser de manière fidèle et ainsi de mettre en place une méthodologie de conception prenant en compte le bruit d'alimentation et le couplage par le substrat dans un circuit mixte. L'utilisation d'un modèle standard (ICEM) est montrée. Ce modèle est utilisable dés les premières étapes d'élaboration du circuit. Une seconde partie met en pratique les principes et méthodes décrites. Différents outils informatiques ont été mis en place pour modéliser le bruit d'alimentation et la propagation des signaux parasites dans le substrat. Un circuit de test, dédié à la caractérisation du couplage par le substrat dans les circuits mixtes et décliné sous plusieurs versions, valide les méthodes de simulation électrique mises en place, par de nombreuses comparaisons entre mesures et simulations.