Download or read book Une Approche de V rification Formelle Et de Simulation Pour Les Syst mes v nements written by Aznam Yacoub and published by . This book was released on 2016 with total page 181 pages. Available in PDF, EPUB and Kindle. Book excerpt: Nowadays, making reliable software and systems is become harder. New technologies imply more and more interactions between complex components, whose the analysis and the understanding are become arduous.To overcome this problem, the domains of verification and validation have known a significant progress, with the emergence of new automatic methods that ensure reliability of systems. Among all these techniques, we can find two great families of tools : the formal methods and the simulation. For a long time, these two families have been considered as opposite to each other. However, recent work tries to reduce the border between them. In this context, this thesis proposes a new approach in order to integrate discrete-event simulation in formal methods. The main objective is to improve existing model-checking tools by combining them with simulation, in order to allow them detecting errors that they were not previously able to find, and especially on timed systems. This approach led us to develop a new formal language, called DEv-PROMELA. This new language, which relies on the PROMELA and on the DEVS formalism, is like both a verifiable specifications language and a simulation formalism. By combining a traditional model-checking and a discrete-event simulation on models expressed in DEv-PROMELA, it is therefore possible to detect and to understand dysfunctions which could not be found by using only a formal checking or only a simulation. This result is illustrated through the different examples which are treated in this work.

Download or read book Approche de v rification formelle des mod les DEVS base du langage Z written by Mohamed Wassim Trojet and published by . This book was released on 2010 with total page 150 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre général dans lequel se situe cette thèse concerne l’amélioration de la vérification et la validation des modèles de simulation par l'intégration des méthodes formelles. Notre approche consiste à doter les modèles DEVS d’une approche de vérification formelle basée sur le langage Z. DEVS est un formalisme qui permet la description et l'analyse du comportement des systèmes à évènements discrets, c'est à dire, les systèmes dont le changement d'état dépend de l'occurrence d'un évènement. Un modèle DEVS est essentiellement validé par la simulation qui permet de vérifier si celui ci décrit bien le comportement du système. Cependant, la simulation ne permet pas de détecter la présence d’une éventuelle inconsistance dans le modèle (un conflit, une ambiguïté ou une incomplétude). Pour cela, nous avons intégré un langage de spécification formelle dans le formalisme DEVS connu sous le nom de Z. Cette intégration consiste à: (1) transformer un un modèle DEVS vers une spécification Z équivalente et (2) vérifier la consistance de la spécification résultante utilisant les outils développés par la communauté Z. Ainsi un modèle DEVS est soumis à une vérification formelle automatique avant son passage à la phase de simulation.

Download or read book V rification formelle de syst mes digitaux synchrones bas e sur la simulation symbolique written by Philippe Georgelin and published by . This book was released on 2001 with total page 142 pages. Available in PDF, EPUB and Kindle. Book excerpt: POUR SATISFAIRE LES EXIGENCES DU MARCHE, LES OUTILS DE VERIFICATION FORMELLE DOIVENT PERMETTRE AUX CONCEPTEURS DE VERIFIER DES DESCRIPTIONS COMPLEXES ET DE RAISONNER SUR DES DOMAINES DE VALEURS GRANDS OU INFINIS. IL EST NECESSAIRE DE SE CONCENTRER SUR LA CORRECTION D'ALGORITHMES ET SUR LES PROPRIETES MATHEMATIQUES ESSENTIELLES DES BLOCKS A CONCEVOIR. LA PLUPART DES OUTILS DE VERIFICATION FORMELLE COMME LES MODEL-CHERCKERS SONT RESTRICTIFS CAR ILS NE PEUVENT TRAVAILLER AVEC DES NIVEAUX PLUS HAUT QUE LE RTL, ET ILS SONT EGALEMENT LIMITES SUR LE NOMBRE TOTAL D'ETATS. LES DEMONSTRATEURS DE THEOREMES NE SOUFFRENT PAS DE CES RESTRICTIONS, MAIS NE SONT PAS AUTOMATIQUES ET REQUIERENT DES METHODES POUR FACILITER LEUR UTILISATION SYSTEMATIQUE. CETTE THESE ABORDE LA VERIFICATION FORMELLE DE DESCRIPTIONS VHDL AU MOYEN DU DEMONSTRATEUR ACL2. NOUS PROPOSONS UN ENVIRONNEMENT COMBINANT SIMULATION SYMBOLIQUE ET DEMONSTRATEUR DE THEOREMES POUR L'ANALYSE FORMELLE DE DESCRIPTIONS DE HAUT NIVEAU D'ABSTRACTION. PLUS PRECISEMENT, NOTRE APPROCHE CONSISTE A DEVELOPPER DES METHODES - POUR FORMALISER UN SOUS-ENSEMBLE DE VHDL, - POUR DIRIGER LE DEMONSTRATEUR POUR EFFECTUER DE LA SIMULATION SYMBOLIQUE - POUR UTILISER CES RESULTATS POUR LES PREUVES. UN OUTIL A ETE DEVELOPPE COMBINANT DES TRADUCTEURS (VHDL VERS ACL2), DES MOTEURS DE SIMULATION SYMBOLIQUE ET DE PREUVES, ET UNE INTERFACE UTILISATEUR. LES DEFINITIONS ET LES THEOREMES SONT GENERES AUTOMATIQUEMENT. UN MEME MODELE GENERE EST AINSI UTILISE POUR TOUTES LES TACHES. NOUS ASPIRONS A FOURNIR AU CONCEPTEUR UNE METHODOLOGIE POUR INSERER LA VERIFICATION FORMELLE LE PLUS TOT POSSIBLE DANS LE CYCLE DE CONCEPTION. LE DEMONSTRATEUR EST UTILISE POUR DES MANIPULATIONS SYMBOLIQUES ET POUR PROUVER QU'ILS SONT EQUIVALENTS A UNE FONCTION SPECIFIEE. LE RESULTAT DE CETTE THESE EST DE RENDRE LA TECHNIQUE DE DEMONSTRATION DE THEOREMES ACCEPTABLE DANS UNE EQUIPE DE CONCEPTEUR DU POINT DE VUE DE LA FACILITE D'UTILISATION, ET DE DIMINUER LE TEMPS DE VERIFICATION.

Download or read book M thode de conception de logiciel syst me critique coupl e une d marche de v rification formelle written by Amira Methni and published by . This book was released on 2016 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Avec l'évolution des technologies, la complexité des systèmes informatiques ne cesse de s'accroître. Parmi ces systèmes, on retrouve les logiciels critiques qui doivent offrir une garantie de sûreté de fonctionnement qui s'avère crucial et pour lesquels un dysfonctionnement peut avoir des conséquences graves. Les méthodes formelles fournissent des outils permettant de garantir mathématiquement l'absence de certaines erreurs. Ces méthodes sont indispensables pour assurer les plus hauts niveaux de sûreté. Mais l'application de ces méthodes sur un code système bas niveau se heurte à des difficultés d'ordre pratique et théorique. Les principales difficultés concernent la prise en compte des aspects bas niveau, comme les pointeurs et les interactions avec le matériel spécifique. De plus, le fait que ces systèmes soient concurrents conduit à une augmentation exponentielle du nombre de comportements possibles, ce qui rend plus difficile leur vérification. Dans cette thèse, nous proposons une méthodologie pour la spécification et la vérification par model-checking de ce type de systèmes, en particulier, ceux implémentés en C. Cette méthodologie est basée sur la traduction de la sémantique de C en TLA+, un langage de spécification formel adapté à la modélisation de systèmes concurrents. Nous avons proposé un modèle de mémoire et d'exécution d'un programme C séquentiel en TLA+. En se basant sur ce modèle, nous avons proposé un ensemble de règles de traduction d'un code C en TLA+ que nous avons implémenté dans un outil, appelé C2TLA+. Nous avons montré comment ce modèle peut s'étendre pour modéliser les programmes C concurrents et gérer la synchronisation entre plusieurs processus ainsi que leur ordonnancement. Pour réduire la complexité du model-checking, nous avons proposé une technique permettant de réduire significativement la complexité de la vérification. Cette réduction consiste pour un code C à agglomérer une suite d'instructions lors de la génération du code TLA+, sous réserve d'un ensemble de conditions.Nous avons appliqué la méthodologie proposée dans cette thèse sur un cas d'étude réel issu de l'implémentation d'un micronoyau industriel,sur lequel nous avons vérifié un ensemble de propriétés fonctionnelles. L'application de la réduction a permis de réduire considérablement le temps de la vérification, ce qui la rend utilisable en pratique.Les résultats ont permis d'étudier le comportement du système, de vérifier certaines propriétés et de trouver des bugs indétectables par des simples tests.

Download or read book S ret des syst mes mat riels written by Nicolas Ayache and published by Academiques. This book was released on 2017-01-04 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Aujourd'hui, de nombreux systemes a base de composants sont critiques; leur fonctionnement requiert un niveau de confiance maximal. Cette these propose un cadre de description haut niveau, ou la verification accompagne la modelisation du systeme, et limite le probleme de l'explosion combinatoire du model checkingp par une verification modulaire des composants du systeme. L'approche se base sur les observateurs, qui s'executent en parallele d'un systeme sans en modifier le comportement global et permettent de decrire des proprietes. La modularite de la verification vient de la possibilite de remplacer avec surete tout ou partie d'un systeme par un autre. Ceci est rendu possible par l'utilisation conjointe du model checking et de l'interpretation abstraite, ce qui assure le calcul d'un sur-ensemble des comportements du systeme. Alors que l'interpretation abstraite introduit des approximations, les observateurs permettent de distinguer des etats qui auraient ete fusionnes pour gagner la precision necessaire. Ils pilotent les analyses en introduisant des instants d'observation. Decrits par l'utilisateur, ils permettent une mise au point interactive des etats a fusionner.

Download or read book V rification formelle compositionnelle at automatique de syst mes de composants written by Nicolas Ayache and published by . This book was released on 2010 with total page 191 pages. Available in PDF, EPUB and Kindle. Book excerpt: Aujourd’hui, de nombreux systèmes à base de composants sont critiques ; leur fonctionnement requiert un niveau de confiance maximal. Les méthodes formelles comme le Model-Checking sont utilisées pour garantir les propriétés cruciales, avec un haut degré d'automatisation. Cependant, le Model-Checking souffre d'explosion combinatoire lorsque les systèmes deviennent trop grands. Cette thèse propose un cadre de description haut niveau, où la vérification accompagne la modélisation du système, et limite le problème de l'explosion par une vérification modulaire des composants du système. L'approche se base sur les observateurs, qui s'exécutent en parallèle d’un système sans en modifier le comportement global et permettent de décrire des propriétés. La modularité de la vérification vient de la possibilité de remplacer avec sûreté tout ou partie d'un système par un autre. Ceci est rendu possible par l'utilisation conjointe du Model-Checking et de l’Interprétation Abstraite, ce qui assure le calcul d'un sur-ensemble des comportements du système. Alors que l'Interprétation Abstraite introduit des approximations, les observateurs permettent de distinguer des états qui auraient été fusionnés pour gagner la précision nécessaire. Ils pilotent les analyses en introduisant des instants d'observation. Décrits par l'utilisateur, ils permettent une mise au point interactive des états à fusionner. Notre approche s'intègre dans le cycle de développement d'un système où raffinements et abstractions sont légions. Nous définissons le langage SystemD, proche de SystemC, intégrant la description, la spécification et la vérification de systèmes, tout en restant accessible au monde de l'ingénierie.

Download or read book V rification formelle des syst mes num riques par d monstrations de th or mes application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Download or read book Aide au diagnostic de v rification formelle de syst mes written by Vincent Leildé and published by . This book was released on 2019 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le model checking est une technique de vérification formelle qui consiste à certifier que le comportement d'un système formel satisfait des propriétés formelles. Son principe est d'explorer l'ensemble des exécutions possibles du système pour découvrir des chemins d'exécution (traces) violant les propriétés. Si c'est le cas, l'ingénieur doit remonter aux causes qui ont produit la trace. L'objectif de la thèse est d'assister l'ingénieur lors de cette phase que l'on appelle diagnostic. Nous proposons un cadre combinant différents types de connaissances et activités cognitives, supporté par une méthode et une infrastructure. Nous illustrons l'approche sur la sécurisation d'un système SCADA. Quand le diagnosticien est vérificateur du modèle, il doit faire face à des traces de grande taille. Il réalise un diagnostic en mobilisant une multitude d'activités cognitives complexes. Pour les outiller, nous proposons une classification de ces activités selon la taxonomie de Bloom. Quand la cause réelle opère sur des connaissances autres que celles du model checking, ces moyens sont alors insuffisants. Quand le diagnosticien est le concepteur du modèle, il dispose ou non de connaissances de domaine permettant de le débloquer en lui offrant des nouveaux regards sur la trace. Pour y parvenir, il faut disposer du domaine et corréler les connaissances du domaine et du model checking pour réduire leur fossé sémantique. Nous proposons des structures pour capturer et réutiliser le domaine. D'un côté le problem case formule le problème que l'on cherche à résoudre et permet de préciser le diagnostic de la solution construite. D'un autre côté les sample, pattern et component cases capturent des éléments de solutions et permettent d'isoler le diagnostic. Quand le diagnosticien est l'architecte du système, il combine des éléments de problèmes et de solutions provenant à la foisde l'ingénierie du domaine et de l'application. Pour progresser de manière fluide dans la solution et enrichir les propriétés à vérifier, nous proposons une méthode de résolution de problème. Alimentée par la base de connaissances issue du domaine, celle-ci réalise des allers-retours entre l'espace du problème et l'espace de la solution, traçant problèmes et solutions choisies, et augmentant la vérification et le diagnostic grâce à de nouvelles propriétés. De manière transversale aux autres phases, le processus de vérification doit être organisé. Nous proposons une infrastructure permettant d'organiser, capitaliser et réutiliser les diverses connaissances (model checking, domaine, méthode). L'infrastructure est divisée en trois niveaux, le niveau physique regroupe les données brutes, le niveau connaissance regroupe des ontologies, et le niveau d'accès fournit des interactions supportées par les connaissances, dont les activités cognitives de diagnostic, organisées suivant la taxonomie de Bloom. Nous proposons un outil de simplification de traces par facettes reposant sur cette infrastructure.

Download or read book V rification formelle des syst mes num riques par d monstrations de th or mes application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Download or read book EVALUATION D OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE COMMANDE D EDF written by KARIM.. CHENIKHAR and published by . This book was released on 2000 with total page 210 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'UTILISATION DES METHODES FORMELLES EST DE PLUS EN PLUS REPANDU DANS LES MILIEUX INDUSTRIELS. CES METHODES PROCURENT DES OUTILS DE MODELISATION, DE SIMULATION ET DE VERIFICATION QUI AMELIORENT CONSIDERABLEMENT LE CYCLE DE VIE DES SYSTEMES INDUSTRIELS. L'OBJET DE CETTE THESE PORTE SUR L'UTILISATION DES TECHNIQUES DE VERIFICATION, EN SE FOCALISANT SUR L'APPROCHE DE TYPE MODEL-CHECKING. LA DEFINITION DE CES TECHNIQUES (FORMALISMES SOUS-JACENTS, SEMANTIQUE OPERATIONNELLE, ALGORITHMIQUE ASSOCIEE) A FAIT L'OBJET DE NOMBREUX TRAVAUX THEORIQUES, MAIS NOUS SEMBLE-T-IL AU DETRIMENT DES ASPECTS METHODOLOGIQUES LIES A L'UTILISATION MEME DE CES TECHNIQUES. C'EST DONC SUR CES ASPECTS QUE NOUS AVONS DELIBEREMENT CENTRE NOTRE TRAVAIL. EN EFFET, LORS DE L'UTILISATION DE CES TECHNIQUES SUR DES SYSTEMES INDUSTRIELS COMPLEXES, L'UTILISATEUR RESTE ACTUELLEMENT CONFRONTE A DES DIFFICULTES (VOIRE A L'IMPOSSIBILITE D'OBTENIR DES RESULTATS) FACE AUXQUELLES IL SE TROUVE DEMUNI, FAUTE DE RECUL ET D'APPROCHE APPROPRIEE. DANS CE CADRE, CETTE THESE PROPOSE UNE DEMARCHE METHODOLOGIQUE, ISSUE D'UN RETOUR D'EXPERIENCE SUR L'UTILISATION DE TROIS OUTILS DE MODELE CHECKING (ASA +, ESTEREL, UPPAAL) SUR DES SYSTEMES DE CONTROLE-COMMANDE EXISTANT A EDF. CE RETOUR D'EXPERIENCE NOUS A PERMIS D'IDENTIFIER LES DIFFICULTES AUXQUELLES L'UTILISATEUR EST LE PLUS SOUVENT CONFRONTE (EXPLOSION COMBINATOIRE DU NOMBRE DE COMPORTEMENTS DES MODELES, CONFIANCE ENVERS LES TRADUCTIONS ET LES RESULTATS D'EVALUATION DES PROPRIETES). NOUS PROPOSONS DES SOLUTIONS DE CONTOURNEMENT, ET RESTITUONS CES SOLUTIONS DANS LE CADRE D'UNE DEMARCHE METHODOLOGIQUE GLOBALE VISANT D'UNE PART L'OBTENTION DE RESULTATS, ET D'AUTRE PART L'AMELIORATION DE LA CONFIANCE QU'IL PEUT LEUR ACCORDER. LA DEMARCHE QUE NOUS PROPOSONS S'ARTICULE SUIVANT DEUX AXES SUCCESSIFS : - LA MISE EN PLACE DE LA VERIFICATION FORMELLE DE PROPRIETES. ELLE CONSISTE A ETABLIR UNE DESCRIPTION DETAILLEE DES PROPRIETES A VERIFIER, PUIS A CREER UN MODELE FORMEL OPTIMISE AFIN D'ETRE MOINS SUJET A L'EXPLOSION COMBINATOIRE ET ENFIN A DEFINIR UNE STRATEGIE DE VERIFICATION PERMETTANT D'ORIENTER AU MIEUX LES DIFFERENTES EVALUATIONS QUE L'ON EST AMENE A FAIRE POUR VERIFIER UNE PROPRIETE. NOUS MONTRONS QU'IL EST INEVITABLE, DANS LE CAS OU L'OPTIMISATION DU MODELE S'AVERERAIT INSUFFISANTE, D'ADOPTER UNE STRATEGIE PROGRESSIVE POUR VERIFIER DES PROPRIETES. CETTE STRATEGIE CONSISTE A EVALUER CES PROPRIETES POUR DES ENVIRONNEMENTS PARTIELS DU MODELE. CELA NE PERMET PAS TOUJOURS D'APPORTER UNE REPONSE EXHAUSTIVE MAIS LES RESULTATS SONT MIEUX CIBLES ET LOCALEMENT EXHAUSTIFS. - LA MISE EN UVRE DE LA VERIFICATION FORMELLE EN UTILISANT SOIT LA LOGIQUE TEMPORELLE, SOIT LES AUTOMATES OBSERVATEURS OU SOIT LES TECHNIQUES DE REDUCTION DE GRAPHES EST NECESSAIRE. NOUS MONTRONS QUE, LORS DE NOS ETUDES, CES TROIS TECHNIQUES SE SONT AVEREES EFFICACES ET COMPLEMENTAIRES. ELLES ONT PERMIS DE VERIFIER LA QUASI-TOTALITE DES PROPRIETES RECHERCHEES. LEUR MISE EN UVRE DEMANDE TOUTEFOIS UNE CERTAINE EXPERTISE. NOUS AVONS AUSSI NOTE QU'UNE ANALYSE POUSSEE DES RESULTATS PERMETTAIT UNE AUGMENTATION IMPORTANTE DE LA CONFIANCE QUE NOUS LEUR ACCORDONS.

Download or read book Int gration des techniques de v rification formelle dans une approche de conception des syst mes de contr le commande written by Soraya Kesraoui and published by . This book was released on 2017 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La conception des systèmes de contrôle-commande souffre souvent des problèmes de communication et d'interprétation des spécifications entre les différents intervenants provenant souvent de domaines techniques très variés. Afin de cadrer la conception de ces systèmes, plusieurs démarches ont été proposées dans la littérature. Parmi elles, la démarche dite mixte (ascendante/descendante), qui voit la conception réalisée en deux phases. Dans la première phase (ascendante), un modèle du système est défini à partir d'un ensemble de composants standardisés. Ce modèle subit, dans la deuxième phase (descendante), plusieurs raffinages et transformations pour obtenir des modèles plus concrets (codes,applicatifs, etc.). Afin de garantir la qualité des systèmes conçus par cette démarche, nous proposons dans cette thèse, deux approches de vérification formelle basées sur le Model-Checking. La première approche porte sur la vérification des composants standardisés et permet la vérification d'une chaîne de contrôle-commande élémentaire complète. La deuxième approche consiste en la vérification des modèles d'architecture (P&ID) utilisés pour la génération des programmes de contrôle-commande. Cette dernière est basée sur la définition d'un style architectural en Alloy pour la norme ANSI/ISA-5.1. Pour supporter les deux approches, deux flots de vérification formelle semi-automatisés basés sur les concepts de l'IDM ont été proposés. L'intégration des méthodes formelles dans un contexte industriel est facilitée, ainsi, par la génération automatique des modèles formels à partir des modèles de conception maîtrisés par les concepteurs métiers. Nos deux approches ont été validées sur un cas industriel concret concernant un système de gestion de fluide embarqué dans un navire.

Download or read book V rification formelle des propri t s graphiques des syst mes informatiques interactifs written by Pascal Beger and published by . This book was released on 2020 with total page 180 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les systèmes critiques, particulièrement aéronautiques, contiennent de nouveaux dispositifs hautement interactifs. Dans ce contexte, les processus de certification décrits dans la DO-178C offrent une place importante à la vérification formelle des exigences de ces systèmes. Cependant, il est difficile avec les méthodes formelles actuelles de vérifier le respect des exigences concernant les éléments graphiques d'une interface telles que la couleur, la superposition, etc. De ce fait, notre objectif est de proposer une approche pour l'expression et la vérification formelle des exigences relatives à la scène graphique des interfaces humain-machine afin de profiter des apports des méthodes formelles dans un processus de développement.Nous avons identifié un premier ensemble d'opérateurs graphiques de base nous permettant de décrire formellement des exigences graphiques. Le langage de programmation réactive Smala, supportant les éléments du format graphique SVG, est notre point d'entrée pour la mise en œuvre de cette étude. En effet, ce langage permet de décrire et d'animer une scène graphique en fonction d'événements d’entrée divers et variés (clic souris, compteur, ordre vocal, etc.). Nous avons conçu et développé un algorithme qui, par analyse statique du graphe de scène enrichi des applications Smala, permet de vérifier des propriétés graphiques exprimées préalablement avec notre formalisme. Le résultat est un système d'équations sur les variables d'entrée du système pour lesquelles la propriété vérifiée est vraie. Ce système d'équations peut alors être résolu par un outil d'analyse symbolique ou par simulation numérique.Comme cas d'étude de nos travaux, nous utilisons le TCAS (Traffic alert and Collision Avoidance System), un système aéronautique ayant pour objectif d’améliorer la sécurité aérienne. Par l'intermédiaire de GPCheck, l'outil implémentant notre algorithme, pour chaque propriété graphique attendue, nous construisons le système d'équations portant sur les variables d'entrée de l'interface.

Download or read book UNE APPROCHE POUR LA VERIFICATION DES SYSTEMES PARALLELES written by DOMINIQUE.. BOLIGNANO and published by . This book was released on 1995 with total page 267 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS PRESENTONS PLUSIEURS CONTRIBUTIONS REALISEES DANS LE CADRE DU DEVELOPPEMENT D'UNE APPROCHE POUR LA VERIFICATION FORMELLE DE SYSTEMES PARALLELES. LA PREMIERE CONTRIBUTION EST UN OUTIL THEORIQUE DE MODELISATION, LES GRAPHES ABSTRAITS ANNOTES (GAA). CES OBJETS MATHEMATIQUES PERMETTENT DE MAINTENIR LA SEPARATION ENTRE LA STRUCTURE FINIE DES DESCRIPTIONS ET LEUR CONTENU SEMANTIQUE QUI EST GENERALEMENT INFINI. MALGRE LEUR RELATIVE SIMPLICITE THEORIQUE ILS CONSTITUENT UN MOYEN DE DESCRIPTION PARTICULIEREMENT PUISSANT ET ACCESSIBLE DE NOMBREUSES PROPRIETES SOPHISTIQUEES (E.G. COHERENCE GLOBALE, FRAICHEUR, AUTHENTIFICATION). LA DEUXIEME CONTRIBUTION EST RELATIVE A LA CONCEPTION D'UNE TECHNIQUE DE VERIFICATION PARTICULIEREMENT PUISSANTE QUI PERMET D'EXPLOITER L'ORDRE PARTIEL DES EVENEMENTS POUR REDUIRE A LA FOIS LA COMPLEXITE DE L'EXPRESSION D'INVARIANT ET CELLE DE LA VERIFICATION. LA TROISIEME CONTRIBUTION EST UNE APPLICATION AU DOMAINE DE LA VERIFICATION DES PROTOCOLES D'AUTHENTIFICATION. L'APPROCHE SEPARE LA MODELISATION DES CONNAISSANCES, DE LA MODELISATION DE NOTIONS DE NATURE TEMPORELLE COMME LA FRAICHEUR. CETTE APPROCHE EST ILLUSTREE POUR LA VERIFICATION D'UN PROTOCOLE D'AUTHENTIFICATION PARTICULIEREMENT REPRESENTATIF, CELUI DE NEEDHAM-SCHROEDER. LA QUATRIEME CONTRIBUTION EST UNE THEORIE SEMANTIQUE POUR L'UNIFICATION DES PARADIGMES DE PROGRAMMATION PARALLELE, FONCTIONNELLE ET IMPERATIVE. NOTRE THEORIE SEMANTIC EST COMPOSEE ESSENTIELLEMENT D'UNE SEMANTIQUE STATIQUE ET DE DEUX SEMANTIQUES DYNAMIQUES: L'UNE OPERATIONNELLE ET L'AUTRE DENOTATIONNELLE

Download or read book VERIFICATION FORMELLE D EQUIVALENCE DES SYSTEMES DIGITAUX SEQUENTIELS PAR SIMULATION SYMBOLIQUE written by GERD.. RITTER and published by . This book was released on 2001 with total page 160 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS PROPOSONS UNE NOUVELLE METHODOLOGIE DE SIMULATION SYMBOLIQUE, PERMETTANT LA VERIFICATION DES CIRCUITS SEQUENTIELS DECRITS A DES NIVEAUX D'ABSTRACTION DIFFERENTS. NOUS AVONS UTILISE UN OUTIL AUTOMATIQUE DE VERIFICATION FORMELLE AFIN DE MONTRER L'EQUIVALENCE ENTRE UNE DESCRIPTION STRUCTURELLE PRECISANT LES DETAILS DE REALISATION ET SA SPECIFICATION COMPORTEMENTALE. DES DESCRIPTIONS AU NIVEAU PORTES LOGIQUES ISSUES D'UN OUTIL DE SYNTHESE COMMERCIAL ONT ETE COMPAREES A DES SPECIFICATIONS COMPORTEMENTALES ET STRUCTURELLES AU NIVEAU TRANSFERT DE REGISTRES. CEPENDANT, IL N'EST PAS NECESSAIRE QUE LA SPECIFICATION SOIT SYNTHETISABLE NI QU'ELLE SOIT EQUIVALENTE A LA REALISATION A CHAQUE CYCLE D'HORLOGE. ULTERIEUREMENT CETTE METHODE POURRA AUSSI S'APPLIQUER A LA VERIFICATION DES PROPRIETES. LA SIMULATION SYMBOLIQUE EST EXECUTEE EN SUIVANT DES CHEMINS DONT L'OUTIL GARANTIT LA COHERENCE LOGIQUE. NOUS OBTENONS UN BON COMPROMIS ENTRE PRECISION ET VITESSE EN DETECTANT DES EQUIVALENCES GRACE A UN ENSEMBLE EXTENSIBLE DE TECHNIQUES. NOUS UTILISONS DES DIAGRAMMES DE DECISIONS BINAIRES (OBDD) POUR DETECTER LES EQUIVALENCES DANS CERTAINS CAS PARTICULIERS. NOUS EVITONS L'EXPLOSION COMBINATOIRE EN UTILISANT LES RESULTATS DES AUTRES TECHNIQUES DE DETECTION ET EN NE REPRESENTANT QU'UNE PETITE PARTIE DU PROBLEME A VERIFIER PAR DES DIAGRAMMES DE DECISIONS. LA COOPERATION DE TOUTES LES TECHNIQUES, ET LA GENERATION DE TRACES PERMETTANT LA CORRECTION D'ERREURS, ONT ETE RENDUES POSSIBLES PAR LE FAIT QUE NOUS ASSOCIONS DES RELATIONS A DES CLASSES D'EQUIVALENCE, AU LIEU DE MANIPULER DES EXPRESSIONS SYMBOLIQUES.

Download or read book M thodes pour la v rification formelle de syst mes mat riels et logiciels architecture r guli re written by Eric Gascard and published by . This book was released on 2002 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre de cette thèse est l'utilisation des méthodes formelles pour la spécification et la validation de systèmes matériels et logiciels. Nos travaux se sont concentrés sur la validation formelle de systèmes à architecture régulière et paramétrable, circuits combinatoires itératifs d'une part, et applications distribuées s'exécutant sur des réseaux d'interconnexion symétriques d'autre part. La première partie de cette thèse est consacrée à la vérification formelle automatique de circuits à structure répétitive régulière. Un modèle de fonctions récursives est utilisé, le processus de preuve mettant en jeu des techniques inductives permet un raisonnement générique sur la taille du circuit. Le résultat présenté ici est une heuristique de généralisation de théorèmes inductifs spécialisée pour les modèles fonctionnels considérés. Cette méthode permet de produire les théorèmes généralisés ainsi que certains lemmes intermédiaires et d'automatiser ainsi le processus de vérification. La seconde partie propose une méthode de modélisation et de validation de programmes distribués sur les réseaux d'interconnexion symétriques. Les preuves sont ici paramétrées sur l'ordre du réseau (nombre de processeurs). Le modèle formel choisi pour la représentation des réseaux dans l'environnement de démonstration automatique est basé sur le concept de graphe de Cayley. Notre méthode prend en compte les opérations de communications collectives (diffusion, distribution, réduction) utilisées par les applications distribuées. La modélisation et la méthode de preuve développées permettent entre autres de s'abstraire du problème des communications point à point, et de raisonner au niveau du processeur. De plus, elle permet d'obtenir automatiquement les invariants nécessaires au preuves.

Download or read book Exploitation de contextes et d observateurs pour la validation formelle de mod les written by Jean-Charles Roger and published by . This book was released on 2006 with total page 173 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le travail présenté dans le cadre de cette thèse concerne l'utilisation de techniques formelles pour la vérification de systèmes temps réel dans un contexte industriel. La technique mise en avant est la simulation exhaustive à base d'automates temporisés et d'observateurs. Ce travail cherche à réduire la distance qui existe entre les technologies formelles et le développement d'applications industrielles. Cette distance est liée à la rupture entre modèles de conception et modèles de vérification, rupture ne facilitant pas l'intégration des méthodes formelles dans un processus industriel. Une autre difficulté est l'explosion combinatoire, inhérente aux techniques de simulation exhaustive. Dans un contexte applicatif précis, choisissant des informations spécifiques au système à analyser, il est possible de réduire les comportements à un ensemble pertinent, en vue de réduire cette explosion. L'objectif de ce travail est d'une part de proposer un formalisme, inspiré des technologies utilisées dans l'industrie. Ce formalisme permet de décrire à la fois les propriétés à vérifier sous forme d'observateurs et le contexte représentant le comportement de l'environnement du système analysé. D'autre part, le but est de proposer la mise en oeuvre de ce formalisme au travers d'un outil et d'un guide méthodologique.

Download or read book Validation de mod les de simulation written by Damien Foures and published by . This book was released on 2015 with total page 188 pages. Available in PDF, EPUB and Kindle. Book excerpt: Ce travail de thèse s'est intéressé à la validité des modèles de simulation dans le cadre du développement des systèmes complexes et critiques. Une analyse de l'approche d'ingénierie système, et plus particulièrement de l'aspect modélisation et simulation, a permis de constater qu'il est impossible d'établir de façon directe la validité du modèle de simulation. De nombreux points sont à l'origine de cette impossibilité, comme une mauvaise formulation des objectifs de simulation, une incohérence implémentatoire, les limites du moteur de simulation, etc. La validité d'un modèle de simulation étant définie pour un objectif de simulation, il est apparu important de proposer une approche globale de la M&S, associant un ensemble d'outils capables de détecter des incohérences entre les objectifs de simulation et les modèles du système d'intérêt. Ces outils, à destination de l'utilisateur de la simulation, permettent l'amélioration du niveau de confiance dans le modèle de simulation et donc dans les résultats de simulation. Notre étude se base sur la théorie de la M&S telle que proposée par B.P. Zeigler. En considérant le concept de cadre expérimental qui y est introduit, nous avons pu proposer un cadre méthodologique capable d'exprimer les objectifs de simulation de manière claire. Ce cadre méthodologique nous permet d'étudier les problématiques d'application et d'accommodation de la M& S que nous regroupons sous la problématique de compatibilité. Ainsi, notre premier objectif a été de proposer une approche capable de mesurer l'incohérence entre les objectifs de simulation et le modèle du système. En s'appuyant sur les méthodes formelles et la théorie des automates, nous avons établi un ensemble de métriques capables de mesurer le degré de compatibilité dynamique entre cadre expérimental et modèle du système d'intérêt. Pour cela, nous étudions en premier lieu la compatibilité dynamique entre automates à interface en utilisant la décomposition en arbre. Montrant les limites d'une telle approche, nous sommes passé à l'étude de la compatibilité entre modèles DEVS en utilisant la génération de graphes de classe, autrement appelés graphes d'atteignabilité. Cette étude formelle de la compatibilité nous permet de proposer un ensemble de bonnes propriétés de la simulation. Nous proposons finalement une méthodologie qui permet de guider l'utilisateur de la simulation dans l'élaboration de métriques permettant de mesurer ce niveau de compatibilité. S'appuyant sur les concepts de l'ingénierie dirigée par les modèles, nous proposons un langage dédié à la simulation permettant de guider l'utilisateur de la simulation dans l'évaluation de la validité des modèles de simulation.