Download or read book Un environnement integre pour la verification formelle et l analyse des systemes decrits en VHDL written by Rajesh K.. Bawa and published by . This book was released on 1996 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book UN ENVIRONNEMENT INTEGRE POUR LA VERIFICATION FORMELLE ET L ANALYSE DES SYSTEMES DECRITS EN VHDL written by RAJESH.. BAWA and published by . This book was released on 1996 with total page 238 pages. Available in PDF, EPUB and Kindle. Book excerpt: DANS LE DOMAINE DE LA CONCEPTION DES SYSTEMES MATERIELS, LA VALIDATION A TOUTES LES ETAPES DU PROCESSUS DE CONCEPTION REVET UNE IMPORTANCE DE PLUS EN PLUS GRANDE, COMPTE TENU DE LA COMPLEXITE CROISSANTE DES CIRCUITS ET SYSTEMES. NOUS PROPOSONS DANS CETTE THESE, UNE METHODOLOGIE ET UN ENSEMBLE D'OUTILS AUTOMATIQUES POUR LA VERIFICATION DE SYSTEMES DECRITS EN LANGAGE VHDL. NOTRE APPROCHE REPOSE SUR UN MODELE FORMEL DE LA SEMANTIQUE DE VHDL. NOUS REDUISONS L'ANALYSE DU SYSTEME A SES ETATS OBSERVABLES, APPELES ETATS STABLES, ET DEFINISSONS LA SEMANTIQUE D'UN SOUS-ENSEMBLE DE VHDL EN TERMES DE RESEAUX DE PETRI INTERPRETES ET TEMPORISES (RPIT). UN PREMIER OUTIL APPELE VPN TRADUIT DES PROGRAMMES VHDL DANS CE MODELE FORMEL (RPIT). LE RESEAU DE PETRI OBTENU EST UN FORMALISME INTERMEDIAIRE PERMETTANT DE CONSTRUIRE UN SYSTEME DE TRANSITIONS CARACTERISANT LE COMPORTEMENT DU PROGRAMME VHDL. CE SYSTEME DE TRANSITIONS SERT DE SUPPORT A LA VERIFICATION SYMBOLIQUE DE PROPRIETES TEMPORELLES EXPRIMEES EN CTL D'UNE PART ET A MONTRER L'EQUIVALENCE COMPORTEMENTALE DE DEUX DESCRIPTIONS VHDL DIFFERENTES D'UN MEME SYSTEME D'AUTRE PART. UN ALGORITHME ADAPTE A LA CONSTRUCTION DE L'ENSEMBLE DES ETATS STABLES, BASE SUR LE CYCLE DE SIMULATION DE VHDL, EST PROPOSE, IMPLANTE ET COMPARE AVEC L'ALGORITHME CLASSIQUE DE TRAVERSEE SYMBOLIQUE DE L'ESPACE DES ETATS. UNE STRATEGIE DE REORDONNANCEMENT DYNAMIQUE CONTROLE PAR L'APPLICATION POUR LIMITER L'OCCUPATION EN MEMOIRE DES BDD EST PROPOSE. SON EFFICACITE EST DEMONTREE SUR UN ENSEMBLE DE PROBLEMES-TEST CONCRETS. DEUX OUTILS EXPLOITANT LE SYSTEME DE TRANSITIONS OBTENU SONT ENSUITE ETUDIES: L'OUTIL VMC, QUI PERMET DE FAIRE DE LA VERIFICATION SYMBOLIQUE DE MODELE SUR LES SYSTEMES DECRITS EN VHDL ; L'OUTIL PSM, QUI PERMET DE VERIFIER L'EQUIVALENCE COMPORTEMENTALE DE DEUX MACHINES A ETATS DECRITES EN VHDL. CERTAINS RESULTATS DE VERIFICATION SYMBOLIQUE, PRENANT EN COMPTE LA SEMANTIQUE VHDL, SUR DES EXEMPLES NON-TRIVIAUX (JUSQU'A 1600 LIGNES VHDL), SONT LES PREMIERS A ETRE PUBLIES. ENFIN, NOUS PROPOSONS UNE APPROCHE ORIGINALE DE RECONNAISSANCE DES ELEMENTS MEMORISANTS A PARTIR DES DESCRIPTIONS VHDL EN VUE DE LA SYNTHESE COMPORTEMENTALE. CONTRAIREMENT AUX OUTILS EXISTANTS, AUSSI BIEN ACADEMIQUES QUE COMMERCIAUX, NOUS N'IMPOSONS AUCUNE CONTRAINTE PARTICULIERE SUR LES STYLES DES DESCRIPTIONS. L'ENSEMBLE DES TRAVAUX DE CONCEPTION ET DE DEVELOPPEMENT DES OUTILS PRESENTES A DONNE LIEU A 8 ARTICLES, DONT 7 DEJA PARUS DANS DES ACTES DE CONFERENCES INTERNATIONALES

Download or read book Verification formelle de proprietes temporelles etude et application au langage VHDL written by David Deharbe and published by . This book was released on 1996 with total page 167 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA VERIFICATION DE MODELE (MODEL CHECKING) EST UNE TECHNIQUE PERMETTANT DE VERIFIER LE COMPORTEMENT D'UNE MACHINE D'ETATS FINIS SPECIFIE AU MOYEN D'UNE PROPRIETE EXPRIMEE DANS UNE LOGIQUE TEMPORELLE. EN COMBINANT CETTE METHODE AVEC UNE REPRESENTATION SYMBOLIQUE PAR ARBRES DE DECISION BINAIRES, IL EST POSSIBLE DE TRAITER DES EXEMPLES DE TAILLE IMPORTANTE. UN PREMIER OBSTACLE A L'UTILISATION PRATIQUE DE CES METHODES RESTE LA COMPLEXITE DES ALGORITHMES UTILISES. NOUS PROPOSONS UNE METHODE DE REPRESENTATION DES TRANSITIONS QUI PERMET DE COMBINER DANS UNE PROPORTION QUELCONQUE LA REPRESENTATION PAR VECTEUR DE FONCTIONS ET LA REPRESENTATION PAR RELATION, PLUS COUTEUSE EN MEMOIRE MAIS PLUS RAPIDE. UN SECOND PROBLEME PRATIQUE EST LA DIFFICULTE DE SPECIFIER DANS LES LOGIQUES TEMPORELLES UTILISEES. NOUS PROPOSONS D'AJOUTER A LA LOGIQUE TEMPORELLE ARBORESCENTE DES OPERATIONS VERS LE PASSE AINSI QUE LES ALGORITHMES DE VERIFICATION ASSOCIES. CES EXTENSIONS SIMPLIFIENT L'EXPRESSION DE NOMBREUSES PROPRIETES. NOUS ETUDIONS DANS UN DEUXIEME TEMPS COMMENT APPLIQUER CES METHODES A LA VERIFICATION DE DESCRIPTIONS VHDL. NOTRE APPROCHE CONSISTE, A PARTIR D'UN SOUS-ENSEMBLE DU LANGAGE, A EN DEFINIR UNE SEMANTIQUE QUI, A TOUTE DESCRIPTION, ASSOCIE UNE MACHINE D'ETATS FINIS SUR LAQUELLE LA VERIFICATION EST EFFECTUEE. NOUS TRAITONS TOUT D'ABORD UN SOUS-ENSEMBLE DE VHDL SIMILAIRE A CEUX ACCEPTES PAR LES OUTILS DE SYNTHESE LOGIQUE COMMERCIAUX ET PERMETTANT LA DESCRIPTION DES CIRCUITS SYNCHRONISES PAR UNE HORLOGE. LA SEMANTIQUE DE CE PREMIER SOUS-ENSEMBLE EST MISE EN UVRE DANS LE LOGICIEL DE VERIFICATION SMOCK, INTEGRE A L'ENVIRONNEMENT DE PREUVE PREVAIL. PUIS NOUS ETUDIONS UN SOUS-ENSEMBLE DONT LA SEMANTIQUE MODELISE LES PRIMITIVES DE SYNCHRONISATION ET DE COMMUNICATION DE L'ALGORITHME DE SIMULATION DE VHDL. CETTE SEMANTIQUE A EGALEMENT ETE MISE EN UVRE DANS LE LOGICIEL DE VERIFICATION CVC

Download or read book VERIFICATION FORMELLE DES CIRCUITS DIGITAUX DECRITS EN VHDL written by SALEM.. ASHRAK and published by . This book was released on 1992 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: L'OBJET DE CETTE THESE EST LA VERIFICATION FORMELLE DES CIRCUITS DIGITAUX DECRITS EN VHDL. NOUS AVONS, EN PREMIER LIEU RESTREINT VHDL POUR LE RENDRE UTILISABLE PAR LES OUTILS DE PREUVE EXISTANTS, EN PROPOSANT UN SOUS-ENSEMBLE, APPELE P-VHDL, AFIN DE DECRIRE LES CIRCUITS COMBINATOIRES ET LES CIRCUITS SEQUENTIELS SYNCHRONES. UN TEL SOUS ENSEMBLE A UNE SEMANTIQUE BEAUCOUP PLUS SIMPLE QUE CELLE DE VHDL COMPLET. EN FAIT, LE RETARD DELTA A ETE REMPLACE PAR UNE SIMPLE FONCTION DE SEQUENCEMENT. ET L'ECHELLE DE TEMPS DEVIENT LA PERIODE DE L'HORLOGE. AINSI, LA MACHINE D'ETAT FINI A PU ETRE UTILISEE COMME MODELE FORMEL POUR LE SOUS-ENSEMBLE. L'EQUIVALENCE ENTRE CE MODELE ET LA SEMANTIQUE DE VHDL A ETE MONTREE SOUS LES RESTRICTIONS SYNTAXIQUES ET SEMANTIQUES IMPOSEES PAR P-VHDL. CE MODELE EST A LA BASE DE L'ECRITURE D'UN COMPILATEUR EN VUE DE LA PREUVE QUI CONSTITUE LE CUR DE L'ENVIRONNEMENT DE VERIFICATION FORMELLE PREVAIL. PUIS NOUS AVONS DEFINI UNE SEMANTIQUE DENOTATIONNELLE POUR P-VHDL. POUR CELA, NOUS AVONS PROPOSE TROIS DOMAINES DIFFERENTS POUR LES TROIS OBJETS PORTEURS DES VALEURS: LES VARIABLES, LES SIGNAUX ET LES REGISTRES. ENSUITE, NOUS AVONS PROPOSE UNE SEMANTIQUE FORMELLE POUR LES PRIMITIVES TEMPORELLES DE VHDL, ET NOUS AVONS PROUVE, PARTIELLEMENT, L'EQUIVALENCE ENTRE CETTE SEMANTIQUE ET LA SEMANTIQUE OPERATIONNELLE INFORMELLE DE VHDL. ENFIN, NOUS AVONS MONTRE COMMENT NOTRE SEMANTIQUE PEUT CONSTITUER UNE BASE DE CONSTRUCTION D'UN SYSTEME DE VERIFICATION TEMPORELLE

Download or read book Certified Programming with Dependent Types written by Adam Chlipala and published by MIT Press. This book was released on 2013-12-06 with total page 437 pages. Available in PDF, EPUB and Kindle. Book excerpt: A handbook to the Coq software for writing and checking mathematical proofs, with a practical engineering focus. The technology of mechanized program verification can play a supporting role in many kinds of research projects in computer science, and related tools for formal proof-checking are seeing increasing adoption in mathematics and engineering. This book provides an introduction to the Coq software for writing and checking mathematical proofs. It takes a practical engineering focus throughout, emphasizing techniques that will help users to build, understand, and maintain large Coq developments and minimize the cost of code change over time. Two topics, rarely discussed elsewhere, are covered in detail: effective dependently typed programming (making productive use of a feature at the heart of the Coq system) and construction of domain-specific proof tactics. Almost every subject covered is also relevant to interactive computer theorem proving in general, not just program verification, demonstrated through examples of verified programs applied in many different sorts of formalizations. The book develops a unique automated proof style and applies it throughout; even experienced Coq users may benefit from reading about basic Coq concepts from this novel perspective. The book also offers a library of tactics, or programs that find proofs, designed for use with examples in the book. Readers will acquire the necessary skills to reimplement these tactics in other settings by the end of the book. All of the code appearing in the book is freely available online.