Download or read book M thodologies de programmation et valuation des processeurs de traitement de signal parall les pour le traitement d images en temps r el written by Frantz Lohier and published by . This book was released on 2000 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book PROCESSEURS PARALLELES OPTOELECTRONIQUES STOCHASTIQUES POUR LE TRAITEMENT D IMAGES EN TEMPS REEL written by ALVARO.. CASSINELLI and published by . This book was released on 2000 with total page 310 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS ETUDIONS DANS CETTE THESE UNE MATRICE DE PROCESSEURS ELEMENTAIRES OPTOELECTRONIQUE (PARFOIS APPELE RETINE ARTIFICIELLE OPTOELECTRONIQUE OU ENCORE SPA - POUR SMART PIXEL ARRAY) CAPABLE DE REALISER PLUSIEURS FONCTIONS DE TRAITEMENT D'IMAGES BAS NIVEAU A CADENCE VIDEO. PLUS PRECISEMENT, IL S'AGIT D'UNE MACHINE SIMD OPTOELECTRONIQUE FONCTIONNANT PAR RECUIT SIMULE : CHAQUE PROCESSEUR ELEMENTAIRE (PE OU SP - POUR SMART PIXEL) EST L'EQUIVALENT D'UN NEURONE DONT L'ETAT EVOLUE EN FONCTION DE CELUI DE SES VOISINS, ET CELA DE FACON PROBABILISTE GRACE A UN GENERATEUR DE NOMBRES ALEATOIRES OPTIQUE BASE SUR LE PHENOMENE DE SPECKLE LASER. DANS UNE PREMIERE VERSION DU PROCESSEUR (CIRCUIT EN SILICIUM CMOS 0,8 M), CHAQUE PE EST INTERCONNECTE DE FACON ELECTRONIQUE A CES QUATRE PLUS PROCHES VOISINS. UN MONTAGE BASE SUR DEUX MODULATEURS SPATIAUX DE LUMIERE FERROELECTRIQUES ET UN HOLOGRAMME DE DAMMANN PERMET D'ETENDRE LE VOISINAGE D'INTERCONNEXION ET DE SIMULER DES INTERCONNEXIONS INTRA-PROCESSEUR OPTIQUES RECONFIGURABLES. LE MONTAGE SERVIRA A DEMONTRER LA DETECTION DU MOUVEMENT SUR DES SEQUENCES D'IMAGES A NIVEAUX DE GRIS ; TOUTEFOIS, LES PERFORMANCES RESTENT MEDIOCRES (2 A 5 SECONDES PAR IMAGE). EN FIN DE THESE EST ETUDIE UN NOUVEAU PROTOTYPE BASE SUR UNE MATRICE A ENTREES ET SORTIES OPTIQUES (DIODES P-I-N A PUITS QUANTIQUES MULTIPLES) REALISE EN TECHNOLOGIE HYBRIDE SI/GAAS PAR FLIP-CHIP BONDING . LES PERFORMANCES DU SYSTEME SONT CONSIDERABLEMENT AMELIOREES (L'ARCHITECTURE COMPORTE ALORS DE VERITABLES INTERCONNEXIONS OPTIQUES INTRA-PROCESSEUR). L'ETUDE THEORIQUE PERMET DE CONCLURE QUE L'UTILISATION D'UNE PUCE A ENTREES ET SORTIES OPTIQUES RENDRAIT LE SYSTEME A LA FOIS COMPACT (TAILLE COMPARABLE AVEC CELLE D'UN PROCESSEUR PENTIUM AVEC SES ELEMENTS DE REFRIGERATION) ET EXTREMEMENT RAPIDE (DIZAINES DE MILLIERS D'IMAGES A LA SECONDE), CE QUI EN FERAIT UN DISPOSITIF DE CHOIX POUR LES APPLICATIONS EMBARQUES DE TRAITEMENT D'IMAGES BAS-NIVEAU ET TEMPS REEL.

Download or read book UN PROCESSEUR DE TRAITEMENT D IMAGES POUR LA MORPHOLOGIE MATHEMATIQUE APPLICATION A L ANALYSE EN TEMPS REEL DU TRAFIC ROUTIER written by SALAH.. BOUZAR and published by . This book was released on 1990 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: L'OBJECTIF DE CETTE THESE EST DE PRESENTER UNE ARCHITECTURE MATERIELLE DE TRAITEMENT D'IMAGE CONCUE AUTOUR DES CONCEPTS PARALLELES ET DES PRINCIPES DE LA MORPHOLOGIE MATHEMATIQUE. C'EST UN PROCESSEUR DEDIE A L'ANALYSE EN TEMPS REEL DU TRAFIC ROUTIER. LA PREMIERE CONTRAINTE CONSIDEREE EST L'IMPLANTATION DES OPERATEURS ELEMENTAIRES DE LA MORPHOLOGIE MATHEMATIQUE UTILISES POUR CONSTRUIRE DES TRANSFORMATIONS PLUS COMPLEXES. LA SECONDE EST LIEE AU TEMPS DE TRAITEMENT DE CES OPERATEURS. LA TROISIEME CONSISTE A QUANTIFIER LES CARACTERISTIQUES DES VEHICULES SUR UNE VUE EN PERSPECTIVE. LA DERNIERE IMPOSE DES TRANSFORMATIONS EUCLIDIENNES ET GEODESIQUES OU LA TAILLE DE L'ELEMENT STRUCTURANT EST FONCTION DE LA ZONE ANALYSEE. L'UNITE DE TRAITEMENT SYNCHRONE PEUT TRAITER, SELON LE MODE REQUIS, 1, 2 OU 4 PIXELS SIMULTANEMENT PENDANT LA PERIODE DE L'HORLOGE DU SYSTEME. LES OPERATIONS SUR DES IMAGES BI-NIVEAUX SONT EFFECTUEES SUR DES GROUPES DE 4 PIXELS EN PARALLELE. EN NIVEAU DE GRIS, LES OPERATIONS SE DEROULENT SUR UN GROUPE DE 2 OU 4 PIXELS TANDIS QUE LES TRANSFORMATIONS RECURSIVES SONT REALISEES SEQUENTIELLEMENT SUR UN SEUL POINT. LE PROCESSEUR DE TRAITEMENT BI-NIVEAUX EST ORGANISE EN UNE ARCHITECTURE PIPELINE DE 7 ETAGES. LE PREMIER EFFECTUE ESSENTIELLEMENT DES OPERATIONS BOOLEENNES ET LES 6 AUTRES DES TRANSFORMATIONS DE VOISINAGE A L'AIDE D'UN ELEMENT STRUCTURANT INDEPENDANT. L'UNITE DE TRAITEMENT EN TEINTES DE GRIS COMPREND 4 PROCESSEURS DE VOISINAGE EN PARALLELE. ELLE EFFECTUE DES OPERATIONS D'EROSION, DILATATION, EPAISSISSEMENT, AMINCISSEMENT ET DES OPERATIONS ARITHMETIQUES OU LOGIQUES DE 2 IMAGES. L'UNITE DE TRAITEMENT RECURSIF EFFECTUE, SUR 1 POINT, LES OPERATIONS D'ETIQUETAGE ET DE RECONSTRUCTION. POUR REALISER UN PROTOTYPE, NOUS AVONS LARGEMENT UTILISE DES CIRCUITS PROGRAMMABLES

Download or read book tude d un syst me multiprocesseurs reconfigurable d di aux traitements d images bas sur les processeurs de signaux written by Adam Scander Belloum and published by . This book was released on 1996 with total page 200 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'objectif de ce travail est d'étudier la faisabilité d'un système de vision parallèle et reconfigurable à base de processeurs de signaux. Les caractéristiques principales de ce dernier ont été déterminées grâce à l'étude de quelques algorithmes connus en traitement d'images : filtre de Deriche, Transformée de Hough, reconstruction 3D par des méthodes géométriques. Dans ce système de vision, les traitements de haut niveau sont exécutés par des processeurs de signaux, alors que les traitements de bas niveau sont câblés pour une exécution en temps réel. Les échanges interprocesseurs sont assurés par les ports de communication des D.S.P. (TMS320C40 ou ADSP21060) à travers un réseau d'interconnexion reconfigurable multi-niveaux (MRN), implémenté en utilisant des circuits électroniques programmables. Le réseau proposé permet de connecter les éléments de calcul selon différentes topologies (hypercube, grille, arbre binaire,...). Des chemins redondants ont été prévus pour permettre la tolérance aux pannes dans le réseau. La récursivité de ce dernier permet de construire facilement une architecture massivement parallèle. Une étude comparative a montré que seules les structures intégrant moins de 1024 nœuds présentent des caractéristiques équivalentes à celles des réseaux conventionnels (hypercube, grille,...). L'existence de chemins redondants entre chaque paire de nœuds du réseau nous a poussé à faire une étude sur la tolérance aux pannes dans le MRN, ce qui a permis de montrer, en utilisant le concept des ensembles de pannes interdits, que le MRN pouvait tolérer jusqu'a 32 pannes simultanées sans se déconnecter. Parallèlement, une étude sur l'évolution du diamètre du réseau en présence de pannes a montré qu'il restait très proche du diamètre normal pour les structures intégrant moins de 1024 nœuds. Pour synchroniser les différentes horloges du réseau, une approche matérielle basée sur la hiérarchisation de la référence a été utilisée, permettant à chaque groupe de nœuds de se synchroniser par rapport a une horloge unique issue du niveau supérieur de la hiérarchie. Des liens dédiés à cette tache sont prévus, ce qui permet le contrôle des délais de propagation dans le réseau.

Download or read book Syst me temps r el d di la description d image par segments de droite written by Yuttapong Rungsunseri and published by . This book was released on 1992 with total page 103 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE PRESENTE UN SYSTEME TEMPS REEL DEDIE A LA DESCRIPTION D'IMAGE PAR SEGMENTS DE DROITE. LE PROCESSUS CONSISTE EN DEUX ETAPES: UNE EXTRACTION DE CONTOURS, SUIVIE D'UNE APPROXIMATION POLYGONALE. L'EXTRACTION DE CONTOURS UTILISE UNE METHODE ADAPTEE DE L'ALGORITHME DE CANNY. NOUS L'AVONS IMPLANTEE SUR DEUX PROCESSEURS SPECIFIQUES, PAR MOYEN DES CIRCUITS PROGRAMMABLES DE TYPE LCA. QUANT A L'APPROXIMATION POLYGONALE, NOUS PROPOSONS UN NOUVEL ALGORITHME QUI REALISE LE CHAINAGE ET L'APPROXIMATION POLYGONALE A LA SUITE D'UN BALAYAGE UNIQUE DES PIXELS DE CONTOUR. L'ALGORITHME EST BASE SUR DEUX CRITERES: UN CRITERE DE CONTINUITE BASE SUR L'ORIENTATION DU GRADIENT POUR AUTORISER ET GUIDER LE CHAINAGE, UN CRITERE D'INTERRUPTION BASE SUR UNE DISTANCE POUR L'ARRETER. CES DEUX CRITERES ETANT DE NATURE DIFFERENTE, IMPLIQUENT DE BONS RESULTATS SUR LES CONTOURS LINEAIRES AINSI QUE SUR LES COURBES. L'IMPLANTATION SUR UN PROCESSEUR DE TRAITEMENT DE SIGNAL EST AISEE. LE SYSTEME EST UNE MONOCARTE VME, CAPABLE DE TRAITER 10 IMAGES PAR SECONDE. LA COMPACITE ET LA SOUPLESSE D'UTILISATION D'UNE TELLE CARTE SONT D'UN GRAND INTERET, NOTAMMENT EN VISION POUR LA ROBOTIQUE

Download or read book MISE EN UVRE DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL DANS UN ENVIRONNEMENT PARALLELE ETUDE DE L ORDONNANCEMENT D ALGORITHMES PARALLELES written by PASCAL.. RISCHETTE and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TRAVAUX PRESENTES AU TRAVERS DE CE MEMOIRE SONT RELATIFS A LA CONCEPTION ET A LA REALISATION D'UN MODULE DE TRAITEMENT ADAPTE AUX EXIGENCES DES APPLICATIONS A FORT TAUX DE CALCULS. DANS LE PREMIER CHAPITRE, NOUS SITUONS LE CONTEXTE DE CETTE ETUDE ET NOUS DONNONS UNE VUE, AUSSI COMPLETE QUE POSSIBLE, DE L'ETAT DE L'ART EN MATIERE D'ARCHITECTURES PARALLELES. LE CHAPITRE SUIVANT EST CONSACRE A L'ARCHITECTURE ET AUX PERFORMANCES DES MICROPROCESSEURS RAPIDES RECENTS. NOUS PRESENTONS SUR LES TROIS PRINCIPALES ARCHITECTURES QUI SUSCITENT UN INTERET PRIVILEGIE DE LA PART DES UTILISATEURS: LES PROCESSEURS A JEU D'INSTRUCTIONS COMPLEXE, LES PROCESSEURS A JEU D'INSTRUCTIONS REDUIT ET LES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL. AU TROISIEME CHAPITRE, NOUS DETAILLONS L'ARCHITECTURE INTERNE DU PROCESSEUR DE SIGNAL RETENU COMME ELEMENT CENTRAL DANS L'ELABORATION DU MODULE DE CALCUL RAPIDE. DANS LE QUATRIEME CHAPITRE, UN MODULE DE CALCUL RAPIDE, FONDE SUR LE CONCEPT DU PARALLELISME ET DONT L'ARCHITECTURE S'APPUIE SUR LES PERFORMANCES DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL, EST EXPOSE. NOUS ETUDIONS L'EXTENSION DU PARALLELISME PAR ADJONCTION DE PLUSIEURS MODULES. DE NOUVELLES ARCHITECTURES SONT EGALEMENT PROPOSEES, METTANT EN UVRE D'AUTRES PROCESSEURS, COMME LE PD77240 DE NEC ET LE DSP96002 DE MOTOROLA. LE DERNIER CHAPITRE EST CONSACRE A L'ORDONNANCEMENT D'ALGORITHMES PARALLELES. NOUS PROPOSONS UNE ETUDE DES CAS STATIQUE ET DYNAMIQUE, SOUS CONTRAINTES; CELLES-CI POUVANT ETRE D'ORDRE MATERIEL, COMME LE NOMBRE ET LE TYPE DE PROCESSEURS, OU TEMPOREL, COMME LE TEMPS MINIMUM D'EXECUTION D'UN ALGORITHME. LA PRESENTATION D'UN LOGICIEL D'ORDONNANCEMENT Y EST EGALEMENT ABORDEE. NOUS METTONS EN EVIDENCE LES PROBLEMES LIES AU TRANSFERT DU PROGRAMME ET DES DONNEES EN ETUDIANT LE COMPORTEMENT TEMPOREL D'UN ALGORITHME EN FONCTION DE L'IMPORTANCE DU TRANSFERT. ENFIN, NOUS APPORTONS DES SOLUTIONS PERMETTANT DE MASQUER CE TEMPS DE TRANSFERT DANS DIFFERENTS CAS DE FIGURES

Download or read book SYNTHESE ET EVALUATION DES PERFORMANCES D ARCHITECTURES POUR LE TRAITEMENT DU SIGNAL written by KOLA.. DJIGANDE and published by . This book was released on 1995 with total page 219 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE TRAVAIL PRESENTE PROPOSE LA COMPARAISON DE DEUX SOLUTIONS D'IMPLEMENTATION MATERIELLE DES ALGORITHMES DE TRAITEMENT DU SIGNAL A PARTIR DES MEMES DONNEES ET DANS LE MEME ENVIRONNEMENT. LA SOLUTION RETENUE POUR CHAQUE ALGORITHME EST FONCTION DU CHOIX DE L'UTILISATEUR GUIDE PAR DES CRITERES DE PERFORMANCES ET DE COUT. LA METHODE UTILISEE CONSISTE: ? POUR LA PREMIERE SOLUTION, A FAIRE EXECUTER L'ALGORITHME PAR UN PROCESSEUR DE TRAITEMENT DU SIGNAL SYNTHETISE, ? POUR LA SECONDE SOLUTION, A ELABORER UN COMPOSANT DE TYPE ASIC (CIRCUIT INTEGRE SPECIFIQUE) REALISANT LA FONCTION DEFINIE PAR L'ALGORITHME ET SYNTHETISE DANS LES MEMES CONDITIONS QUE LE PROCESSEUR. L'IMPLEMENTATION DE LA PREMIERE SOLUTION QUALIFIEE DE LOGICIELLE/MATERIELLE A NECESSITE DANS UN PREMIER TEMPS, LA MODELISATION DU PROCESSEUR TMS320C10. TROIS MODELES DIFFERENTS ECRITS EN LANGAGE DE DESCRIPTION DU MATERIEL VHDL SONT ELABORES ET VALIDES. CETTE ETUDE NOUS PERMET DE DEGAGER UNE METHODE DE MODELISATION VHDL DE PROCESSEURS DE TRAITEMENT DU SIGNAL. DANS UN SECOND TEMPS, L'OUTIL COMPASS EST UTILISE POUR SYNTHETISER LE DERNIER MODELE MOYENNANT UNE REVISION DE LA DESCRIPTION VHDL COMME L'IMPOSE LE SYNTHETISEUR. ASSOCIE AU PROCESSEUR, UN COMPOSANT DE TYPE MEMOIRE PROGRAMME EST MODELISE PUIS SYNTHETISE. UN GENERATEUR DE CODE MACHINE EST DEVELOPPE AFIN DE TRADUIRE UNE DESCRIPTION ASSEMBLEUR ET DE CHARGER LA MEMOIRE PROGRAMME. L'IMPLEMENTATION DE LA SECONDE SOLUTION QUALIFIEE DE PUREMENT MATERIELLE A NECESSITE LE DEVELOPPEMENT D'UN OUTIL DE SYNTHESE HAUT NIVEAU. CET OUTIL SAISIT EN ENTREE LE PROGRAMME ASSEMBLEUR AYANT SERVI A LA SPECIFICATION DE L'ALGORITHME ET UN ENSEMBLE DE CONTRAINTES SUR LA NATURE ET LE NOMBRE DES RESSOURCES (UNITES FONCTIONNELLES) FOURNI PAR L'UTILISATEUR. A LA SUITE DES OPERATIONS DE CODAGE INTERMEDIAIRE, DE CONSTRUCTION D'UN GRAPHE DE FLOT DE CONTROLE ET DE DONNEES OPTIMISE, D'ALLOCATION ET D'ORDONNANCEMENT, L'OUTIL GENERE UNE DESCRIPTION VHDL AU NIVEAU TRANSFERT DE REGISTRES. CETTE REPRESENTATION DE SORTIE EST ENSUITE SYNTHETISEE MOYENNANT L'USAGE DE L'OUTIL PRECEDEMMENT EVOQUE. AFIN D'ATTENUER LE PROBLEME DE PORTABILITE AU NIVEAU DE LA DESCRIPTION D'ENTREE, UNE OUVERTURE SUR L'OUTIL DE CAO SPW (SIGNAL PROCESSING WORKSTATION), LARGEMENT UTILISE POUR LE TRAITEMENT DU SIGNAL A ETE EFFECTUEE. AINSI, NOTRE OUTIL PERMET UNE SPECIFICATION D'UN ALGORITHME SOUS FORME DE SCHEMA SAISI A L'AIDE DE SPW OU SOUS FORME D'UN PROGRAMME ASSEMBLEUR DU TMS320C30 QUE L'OUTIL SPW PEUT AUSSI GENERER

Download or read book Ad quation Algorithme Architecture et mod le de programmation pour l impl mentation d algorithmes de traitement du signal et de l image sur cluster multi GPU written by Vincent Boulos and published by . This book was released on 2012 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Initialement con ̧cu pour d ́echarger le CPU des tˆaches de rendu graphique, le GPU estdevenu une architecture massivement parall`ele adapt ́ee au traitement de donn ́ees volumineuses.Alors qu'il occupe une part de march ́e importante dans le Calcul Haute Performance, uned ́emarche d'Ad ́equation Algorithme Architecture est n ́eanmoins requise pour impl ́ementerefficacement un algorithme sur GPU.La contribution de cette th`ese est double. Dans un premier temps, nous pr ́esentons legain significatif apport ́e par l'impl ́ementation optimis ́ee d'un algorithme de granulom ́etrie(l'ordre de grandeur passe de l'heure `a la minute pour un volume de 10243 voxels). Un mod`eleanalytique permettant d' ́etablir les variations de performance de l'application de granulom ́etriesur GPU a ́egalement ́et ́e d ́efini et pourrait ˆetre ́etendu `a d'autres algorithmes r ́eguliers.Dans un second temps, un outil facilitant le d ́eploiement d'applications de Traitementdu Signal et de l'Image sur cluster multi-GPU a ́et ́e d ́evelopp ́e. Pour cela, le champ d'actiondu programmeur est r ́eduit au d ́ecoupage du programme en tˆaches et `a leur mapping sur les ́el ́ements de calcul (GPP ou GPU). L'am ́elioration notable du d ́ebit sortant d'une applicationstreaming de calcul de carte de saillence visuelle a d ́emontr ́e l'efficacit ́e de notre outil pourl'impl ́ementation d'une solution sur cluster multi-GPU. Afin de permettre un ́equilibrage decharge dynamique, une m ́ethode de migration de tˆaches a ́egalement ́et ́e incorpor ́ee `a l'outil.

Download or read book IMPLANTATION D ALGORITHMES DE SEGMENTATION D IMAGES SUR LA MACHINE PARALLELE TRANSVISION written by RAPHAEL.. CANALS and published by . This book was released on 1993 with total page 220 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TRAVAUX PRESENTES DANS CE MEMOIRE SE SITUENT A LA CROISEE DES ASPECTS DE TRAITEMENT D'IMAGES ET D'ARCHITECTURES, C'EST-A-DIRE L'ADEQUATION ENTRE ALGORITHMES ET ARCHITECTURES. LE PROBLEME QUE NOUS CHERCHONS A RESOUDRE EST DE DEFINIR LE SCHEMA DE PARALLELISATION PERMETTANT D'OBTENIR LA MEILLEURE REPARTITION DES CHARGES DE TRAVAIL SUR LES PROCESSEURS ET DES TEMPS DE TRAITEMENT MINIMAUX. DANS UN PREMIER TEMPS, NOUS PRESENTONS DEUX CLASSES DE METHODES DE SEGMENTATION NON SUPERVISEES D'IMAGES EN REGIONS: LES METHODES DE DIVISION-FUSION ET LES METHODES DE RELAXATION ASSOCIEES A UNE MODELISATION MARKOVIENNE, CES DEUX CLASSES ETANT TOUT A FAIT REPRESENTATIVES EN TRAITEMENT D'IMAGES. DANS LE CADRE DU PROJET EUROPEEN PROMETHEUS, DEUX METHODES DE SEGMENTATION DU MOUVEMENT APPARENT CORRESPONDANT A CES DEUX CLASSES SONT DECRITES. CES DEUX METHODES SERVENT, DANS CETTE ETUDE, D'EXEMPLES APPLICATIFS POUR LA VALIDATION DES TRAVAUX. UN PANORAMA STRUCTURE SUR LE PARALLELISME EN TRAITEMENT D'IMAGES EST ENSUITE DONNE, AUSSI BIEN EN CE QUI CONCERNE LES TYPES DE MACHINES RENCONTRES QUE SUR LE VOLET ALGORITHMIQUE. IL S'EN SUIT UNE DESCRIPTION DE LA MACHINE D'EVALUATION TRANSVISION. DANS UN TROISIEME TEMPS, LA PARALLELISATION DES PHASES DE DIVISION ET DE FUSION EST ETUDIEE. ELLE DEBOUCHE SUR LA PROPOSITION A LA FOIS DE DEUX NOUVELLES APPROCHES DE FUSION ET D'UN SCHEMA DE PARALLELISATION DE TYPE FERME DE PROCESSEURS POUR UNE REPARTITION OPTIMALE DES CHARGES DE TRAVAIL. DANS LE DERNIER VOLET, LE PROBLEME DE LA PARALLELISATION DE LA METHODE DE RELAXATION DETERMINISTE EST ABORDE. UNE ETUDE BIBLIOGRAPHIQUE ET LE MODELE D'EXECUTION DE LA MACHINE D'ACCUEIL PERMETTENT D'ENTREVOIR CE PROBLEME PAR LE BIAIS D'UN SCHEMA DE PARALLELISATION DE TYPE MSPMD. LES RESULTATS OBTENUS SONT LA PREUVE D'UNE MAUVAISE REPARTITION DES CHARGES DE TRAVAIL SUR LES PROCESSEURS. UN SCHEMA DE PARALLELISATION DE TYPE FERME DE PROCESSEURS EST, DE CE FAIT, PROPOSE, MAIS LES TEMPS DE TRAITEMENT DE L'ALGORITHME MONTRENT QUE LE PROCESSEUR MAITRE CONSTITUE UN GOULOT D'ETRANGLEMENT DANS LE FONCTIONNEMENT DE CE SCHEMA. UN RETOUR AU PREMIER SCHEMA DE PARALLELISATION EST NECESSAIRE POUR POUVOIR ATTEINDRE LES OBJECTIFS TEMPS REEL APPLICATION

Download or read book Conception d une architecture de processeur de signal VLSI programmable en langage volu et optimale dans le traitement d algorithmes rapides written by Ciro-Andrés Martinez Garcia-Moreno and published by . This book was released on 1988 with total page 338 pages. Available in PDF, EPUB and Kindle. Book excerpt: CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.

Download or read book Synth se d images temps r el sur r seau lin aire de processeurs SIMD written by Laurent Letellier and published by . This book was released on 1993 with total page 173 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES IMAGES DE SYNTHESE ONT ENVAHI NOTRE QUOTIDIEN. LA PUISSANCE DE CALCUL REQUISE POUR DES APPLICATIONS TEMPS REEL REND INCONTOURNABLE L'UTILISATION DE STRUCTURES PARALLELES. UN TEL CONTEXTE NOUS A CONDUIT A EVALUER UNE STRUCTURE PARALLELE DE PROCESSEURS SIMD, SYMPATI2, REALISEE POUR LE TRAITEMENT D'IMAGES. L'OBJECTIF DE CETTE THESE EST DE PROPOSER UN ACCELERATEUR GRAPHIQUE MODULAIRE ET PROGRAMMABLE AUTORISANT UN BON RAPPORT COUT/PERFORMANCE. LA PARALLELISATION DES ALGORITHMES CLASSIQUES EN SYNTHESE D'IMAGES SUR SYMPATI2 A PERMIS DE DEGAGER LES LIMITES DE LA STRUCTURE DANS CE DOMAINE. LES POINTS DIFFICILES NOUS CONDUISENT A EVALUER UNE MACHINE DERIVEE SYMPATIX, QUI DISPOSE D'UN RESEAU RAPIDE INTER-PROCESSEURS. CE DERNIER REPORTE LA GESTION DE LA COHERENCE DES MESSAGES AU NIVEAU DES PROCESSEURS DIMINUANT D'AUTANT LES PERFORMANCES. CETTE ETUDE PROPOSE UN RESEAU D'INTERCOMMUNICATION DONT LES ACCES SONT GERES PAR DES PRIORITES MATERIALISEES PAR LA PRESENCE DE JETONS. CETTE TECHNIQUE GARANTIT, DE MANIERE SIMPLE, LA COHERENCE DES MESSAGES EN CIRCULATION. LES SIMULATIONS DE CETTE NOUVELLE ARCHITECTURE ONT MONTRE QUE LES PERFORMANCES DE LA STRUCTURE LAISSENT APPARAITRE UNE LIMITE LIEE AU CARACTERE SYNCHRONE DE FONCTIONNEMENT SIMD. UNE PROCEDURE, DENOMMEE CHANGEMENT DE CONTEXTE, EST PRESENTEE. ELLE ASSOUPLIT LE FONCTIONNEMENT RIGIDE DU MODE SMIND ET AUGMENTE AINSI FORTEMENT LE NIVEAU DE PARALLELISME DES ALGORITHMES. ENFIN, LA DOUBLE COMPETENCE, TRAITEMENT D'IMAGES ET SYNTHESE D'IMAGES, DE L'ACCELERATEUR PROPOSE A L'ISSUE DE CE TRAVAIL SEMBLE ETRE UN ATOUT INTERESSANT A L'HEURE DU MULTIMEDIA

Download or read book Architectures massivement parall les de syst mes sur circuits SoC pour le traitement de flux vid os written by Julien Denoulet and published by . This book was released on 2004 with total page 178 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE PORTE SUR L'EVOLUTION D'UNE ARCHITECTURE SIMD MASSIVEMENT PARALLELE, RECONFIGURABLE ET PARTIELLEMENT ASYNCHRONE DEDIEE A L'ANALYSE D'IMAGES, LA MAILLE ASSOCIATIVE. CETTE ARCHITECTURE EST TIREE D'UN MODELE DE CALCUL THEORIQUE APPELE RESEAUX ASSOCIATIFS, QUI PERMET D'IMPLEMENTER DE FAÇON EFFICACE UN GRAND NOMBRE D'ALGORITHME DE TRAITEMENTS D'IMAGES. DANS L'OPTIQUE D'UNE INTEGRATION MATERIELLE SUR UNE PLATE-FORME DE TYPE SYSTEM ON CHIP (SOC), CETTE ETUDE PRESENTE LES DIVERSES POSSIBILITES D'EVOLUTION DE L'ARCHITECTURE, EN EVALUE LES COUTS MATERIELS ET LES REPERCUSSIONS SUR LES PERFORMANCES DU CIRCUIT, DANS UNE PROBLEMATIQUE D'ADEQUATION ALGORITHME ARCHITECTURE. NOUS MONTRONS QU'UNE REORGANISATION DE LA STRUCTURE FONDEE SUR LA VIRTUALISATION DE SES PROCESSEURS ELEMENTAIRES PERMET DE REDUIRE DE FAÇON SUBSTANTIELLE LA SURFACE DU CIRCUIT, ET OUVRE DE NOUVELLES PERSPECTIVES DE CALCUL OU DE GESTION DE LA MEMOIRE. A L'AIDE D'UN ENVIRONNEMENT DE PROGRAMMATION ET D'EVALUATION BATI AUTOUR D'UNE BIBLIOTHEQUE DE SIMULATION DES RESEAUX ASSOCIATIFS ET D'UNE DESCRIPTION PARAMETRABLE DE L'ARCHITECTURE EN LANGAGE SYSTEM C, NOUS MONTRONS QUE LA MAILLE ASSOCIATIVE VIRTUALISEE PERMET DE SOUTENIR DES CADENCES DE TRAITEMENT TEMPS-REEL POUR UN GRAND NOMBRE D'ALGORITHMES D'ANALYSE D'IMAGES : OPERATIONS DE PRETRAITEMENTS (FILTRAGE PAR CONVOLUTION, OPERATIONS STATISTIQUES OU DE MORPHOLOGIE MATHEMATIQUE), SEGMENTATIONS PAR DECOUPE OU FUSION DE VORONOÏ ET LIGNE DE PARTAGE DES EAUX, DETECTION DE MOUVEMENTS PAR RELAXATION MARKOVIENNE.

Download or read book CONCEPTION ET REALISATION D UN SYSTEME DE TRAITEMENT NUMERIQUE DU SIGNAL AYANT COMME PRINCIPALE APPLICATION LA DECONVOLUTION RAPIDE EN TEMPS REEL written by RUI.. SEARA and published by . This book was released on 1984 with total page 286 pages. Available in PDF, EPUB and Kindle. Book excerpt: ALGORITHME UTILISE POUR REALISER LA DECONVOLUTION SYSTEME PROPOSE POUR REALISER LA DECONVOLUTION EN TEMPS REEL. PROCESSEUR RAPIDE SPECIALISE, MACHINE-MAITRE, APPLICATIONS ET RESULTATS

Download or read book UN ENVIRONNEMENT HOTE CIBLE POUR LE TRAITEMENT D IMAGES EN TEMPS REEL written by MICHEL.. PIZZOCARO and published by . This book was released on 1993 with total page 143 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE DEVELOPPEMENT D'UNE APPLICATION DE TRAITEMENT D'IMAGES TEMPS REEL, SUR UNE ARCHITECTURE DEDIEE, EST TOUJOURS CONTRAIGNANT POUR LE PROGRAMMEUR QUI DOIT MAITRISER TOUS LES MECANISMES ELEMENTAIRES DE SON SYSTEME. LE NIVEAU DE PROGRAMMATION DE TELLES ARCHITECTURES EST RUSTIQUE: IL Y A NECESSITE DE BIEN CONNAITRE LA STRUCTURE MATERIELLE ET RESOUDRE LES PROBLEMES SPECIFIQUES AU TEMPS REEL. LE FOSSE ENTRE LE CONCEPT DE TRAITEMENT APPLIQUE AUX IMAGES ET LE BAS NIVEAU DE PROGRAMMATIONS DE L'ARCHITECTURE EST TRES IMPORTANT POUR L'UTILISATEUR. POUR UNE MEILLEURE EFFICACITE, NOUS AVONS DEVELOPPE UNE PLATEFORME OUVERTE, POUR RESORBER CET ECART ENTRE LE CONCEPT DE TRAITEMENT ET SA FORMULATION SUR UNE ARCHITECTURE DEDIEE. DANS UNE PREMIERE PARTIE (CHAPITRES 1 A 3) NOUS PRESENTONS LES ARCHITECTURES SPECIFIQUES AU TRAITEMENT D'IMAGES, LES ENVIRONNEMENTS DE PROGRAMMATION ASSOCIES ET ENFIN LES CONCEPTS LIES AUX EXECUTIONS TEMPS REEL. DANS UNE DEUXIEME PARTIE, NOUS PRESENTONS AU CHAPITRE 4, NOTRE PLATEFORME QUI COMBINE DEUX SYSTEMES: UNE CIBLE TEMPS REEL COUPLEE A UNE STATION HOTE UNIX PAR UN BUS PARALLELE A HAUT DEBIT. LE COUPLAGE ENTRE CES DEUX SYSTEMES EST UN COUPLAGE FORT REALISE PAR LA MISE EN UVRE D'UNE MEMOIRE COMMUNE. LA CIBLE EST COMPOSEE D'UNE UNITE CENTRALE QUI SUPERVISE L'EXECUTION TEMPS REEL ET D'UN ENSEMBLE DE PROCESSEURS VIDEO ORGANISE EN PIPELINE AUTOUR D'UN BUS VEHICULANT LES IMAGES A TRAITER. LE FLOT DE DONNEES EST DE 25 IMAGES 512512 PAR SECONDE. AU CHAPITRE 5, NOUS DISCUTONS DE L'ENVIRONNEMENT MODULAIRE DE PROGRAMMATION IMPLANTE SUR LE SYSTEME HOTE. CET ENVIRONNEMENT PROPOSE DES OUTILS DE GENERATIONS D'APPLICATION TEMPS REEL ET DE SYNCHRONISATION DE L'ENSEMBLE HOTE-CIBLE POUR DES TRAITEMENTS COOPERATIFS. CES OUTILS SONT DEVELOPPES AUTOUR D'UNE LIBRAIRIE DE FONCTIONS PARTITIONNEE SELON CHAQUE PROCESSEUR VIDEO ET D'UN LANGAGE D'ORDONNANCEMENT DEFINI A L'AIDE DE L'OUTIL YACC -YET ANOTHER COMPILER GENERATEUR D'ANALYSEUR SYNTAXIQUE. ENFIN, NOUS PRESENTONS LA DEFINITION D'UNE APPLICATION DE TRAITEMENT D'IMAGES EN TEMPS REEL UTILISANT UN ENSEMBLE DE QUATRE PROCESSEURS VIDEO

Download or read book Proc dures de B codage dans les r seaux de processeurs capteurs int gr s written by Hélène Rodriguez and published by . This book was released on 1988 with total page 193 pages. Available in PDF, EPUB and Kindle. Book excerpt: CONCEPTION D'UNE RETINE "INTELLIGENTE" CAPABLE D'ASSUMER UN PROCESSUS DE VISION COMPLET ET AUTONOME, EXPLOITABLE EN TEMPS REEL, REALISEE EN UNE ARCHITECTURE CELLULAIRE MASSIVEMENT PARALLELE ASSOCIANT SUR LE MEME SUPPORT DE SILICIUM LES OPERATEURS D'ACQUISITION, DE CODAGE ET DE TRAITEMENT D'IMAGES. ON CHOISIT D'IMPLANTER DANS CETTE RETINE DES OPERATEURS BOOLEENS (TRAITEMENT COMBINATOIRE LOCAL: TCL) NE MANIPULANT QUE DES IMAGES BINAIRES. ON PRESENTE LE SYSTEME D'ACQUISITION D'IMAGE ET UN PROCEDE DE CODAGE, DIT B-CODAGE, PERMETTANT DE GARDER UNE INFORMATION DE TYPE "NIVEAU DE GRIS" DANS UNE IMAGE QUI RESTERAIT DE STRUCTURE BINAIRE. PRINCIPES DE DIVERS DISPOSITIFS DE BINARISATION ET OPTIONS D'ARCHITECTURE DES RESEAUX DE CODEURS ANALOGIQUES NUMERIQUES EN SILICIUM. DESCRIPTION DE L'ARCHITECTURE DU RESEAU CELLULAIRE IMPLANTE DANS UNE TECHNOLOGIE CMOS A 2 MU M EN UNE MATRICE DE 60 X 60 CELLULES ELEMENTAIRES COMPRENANT CHACUNE UN ELEMENT PHOTOSENSIBLE, UN DISPOSITIF DE BINARISATION ET UN PROCESSEUR DE TRAITEMENT QUI AGIT SUR LES TCL. RESULTATS D'ESSAIS. LIMITES DE PERFORMANCES, PERSPECTIVES DE DEVELOPPEMENT ET APPLICATIONS.

Download or read book CENELEC 50128 and IEC 62279 Standards written by Jean-Louis Boulanger and published by John Wiley & Sons. This book was released on 2015-03-24 with total page 376 pages. Available in PDF, EPUB and Kindle. Book excerpt: CENELEC EN 50128 and IEC 62279 standards are applicable to the performance of software in the railway sector. The 2011 version of the 50128 standard firms up the techniques and methods to be implemented. This is a guide to its implementation, in order to understand the foundations of the standard and how it impacts on the activities to be undertaken, helping towards better a preparation for the independent evaluation phase, which is mandatory.

Download or read book AGARD Conference Proceedings written by North Atlantic Treaty Organization. Advisory Group for Aerospace Research and Development and published by . This book was released on 1994 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: