Download or read book Contribution la mise en uvre d une plate forme de prototypage rapide pour la conception des syst mes sur puce written by Abdelhalim Samahi and published by . This book was released on 2007 with total page 139 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux de cette thèse, menés dans le cadre du projet STARSoC (Synthesis Tool for Adaptive and Reconfigurable System-On-Chip), consistent à la mise en \oe{}uvre d'une méthodologie de conception de plates-formes SoC, basée sur un langage de description de haut niveau. Cette méthodologie propose un environnement de conception haut-niveau, basé sur des processus logiciels/matériels parallèles communicants. Un modèle Architectural multiprocesseur de référence est proposé. Ce modèle intègre des composants logiciels (processeurs) et des composants matériels (accélérateurs). Ces composants sont connectés au bus de communication via des interfaces génériques de communication. Un flot de conception complet composé principalement d'un générateur de logiciel et d'un générateur de matériel. Le générateur de logiciel permet d'extraire les programmes qui vont être exécutés par les processeurs, le générateur de matériel est dédié pour synthétiser la plate-forme matérielle. Ce dernier a pour rôle de générer les bus hiérarchiques en fonction des besoins de l'application avec les interfaces de communication nécessaires et de connecter les IPs (processeurs, accélérateurs, contrôleurs, etc.) autour du bus de communication. La méthodologie utilisée par l'outil STARSoC permet de réduire significativement le temps de conception de plate-formes multiprocesseur sur puce (MPSoC) intégrant des parties logicielles et matérielles. Plusieurs applications de traitement du signal et des images ont été développées pour valider l'efficacité de cette méthodologie.

Download or read book Plate forme de prototypage rapide fond e sur la synth se de haut niveau pour applications de radiocommunications written by Pierre Bomel and published by . This book was released on 2004 with total page 199 pages. Available in PDF, EPUB and Kindle. Book excerpt: L’avènement des technologies sub-microniques profondes de fabrication des semi-conducteurs et l’accroissement de la complexité des systèmes intégrables sur une seule puce ont pour conséquence de faire apparaître de nouveaux défis méthodologiques en conception de circuits au niveau système. La réutilisation intensives de composants pré-développés, ou synthétisés à la demande, permet de réduire les temps de développement et donc le coût de conception. Malheureusement, cette réutilisation fait aussi apparaître des chemins critiques sur les pistes métalliques de grandes longueurs qui connectent les composants entre eux. L’optimisation locale des fréquences de fonctionnement de chacun des blocs peut alors être réduite à néant par les mauvaises performances du réseau de communication inter-composants. C’est dans ce contexte que la théorie des systèmes insensibles à la latence (LIS) propose une solution très prometteuse fondée sur un réseau de communication pseudo-asynchrone et des modèles de wrappers de synchronisation qui encapsulent les composants pour les rendre insensibles aux asynchronismes des communications. On doit néanmoins constater que les différentes propositions actuelles d’architectures de wrappers ne sont pas suffisamment performantes en surface et en vitesse pour être exploitées dans toutes les conditions. Cela est particulièrement vrai lorsque les composants ont des latences de calcul importantes et de grandes quantités de données à traiter comme on en trouve communément en radiocommunications numériques. Nous proposons dans ce mémoire une architecture de plate-forme de prototypage rapide, nommée PALMYRE, pour applications de radiocommunications numériques qui intègre dans sa composante système une nouvelle version de l’outil de synthèse de haut niveau GAUT. Pour cela, nous étudions tout d’abord les contraintes en terme de puissance de calcul et de communication des applications de type DVB-DSNG, puis les différentes méthodologies de prototypage actuellement pratiquées et enfin inventorions les plates-formes de prototypage les plus récentes. Nous retenons la méthodologie de conception/prototypage orientée plate-forme comme fondement et nous nous appuyons sur sa décomposition en plates-formes matérielle, logicielle et système pour guider la conception de notre plate-forme de prototypage rapide. La plate-forme matérielle que nous proposons est constituée de nœuds de calcul de type DSP C6x, de composants programmables de type Virtex et de liaisons point à point capables d’atteindre des débits de l’ordre de 3 Gbit/s. Nous concevons en C++ une interface logicielle (API) pour DSP et en VHDL RTL des interfaces matérielles pour FPGA qui permettent à une architecture mixte DSP/FPGA de communiquer efficacement. Nous caractérisons notre API et proposons une méthodologie de mesure de performances dont le but est de déterminer les conditions optimales (allocation mémoire, taille des paquets, mode de programmation synchrone/asynchrone) de fonctionnement d’un système qui exploite au mieux la plate-forme matérielle. L’intégration de l’outil GAUT à la plate-forme système permet de synthétiser semi-automatiquement des composants de niveau algorithmique, ou IPs virtuels, qui s’interfacent naturellement au travers de notre API et des interfaces matérielles. Cette intégration dans un flot CAO de niveau système est rendue possible grâce a deux contributions distinctes. Tout d’abord, l’introduction de la théorie des LIS dans l’unité de communication des circuits synthétisés par GAUT autorise la synthèse de composants rapides dont la fréquence n’est pas pénalisée par le réseau de communication. Pour cela, nous proposons un nouveau modèle de wrapper que nous nommons processeur de synchronisation et nous prouvons par l’expérience ses meilleures performances en surface et en vitesse par rapport aux meilleures architectures à base de machines d’états finis. Ensuite, nous concevons une nouvelle unité de mémorisation multi-bancs dont le principal bénéfice est le support du pipelining d’algorithme que l’outil GAUT est susceptible de mettre en œuvre lorsque la contrainte de temps est telle que la simple mise en parallèle de plus de matériel ne suffit plus pour tenir une cadence applicative. Cette unité de mémorisation assure, pour les diverses tranches du pipeline, le calcul d’adresse dynamique lors des accès mémoires aux multiples instances des variables qui nécessitent une duplication. Grâce aux nouvelles unités de communication et de mémorisation, l’outil GAUT est mis en œuvre avec succès dans le contexte de conception du modem DVB-DSNG du projet RNRT ALIPTA, mené conjointement par les sociétés Arexsys, Sacet, Thales Communications, Turboconcept ainsi que l’ENSTB et le LESTER. L’étude approfondie des résultats de synthèse prouve que des gains importants en surface de l’ordre de 90 % et des gains en vitesse de l’ordre de 10 à 30% sont obtenus pour les wrappers grâce à leur implantation sous la forme du processeur de synchronisation que nous proposons. Dans le cadre d’une méthodologie de réutilisation intensive d’IPs virtuels, l’optimisation de la surface, la préservation des fréquences optimales des blocs, la composition aisée de chaînes de traitements à base de blocs synchrones et la possibilité de migration vers une solution de type multi-puces (Multi Chip Module) sont les quatre principaux avantages qu’illustre l’intégration de GAUT dans le flot CAO de la plate-forme système PALMYRE.

Download or read book M thode de conception rapide d architecture massivement parall le sur puce written by Mouna Baklouti Kammoun and published by . This book was released on 2010 with total page 183 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux présentés dans cette thèse s’inscrivent dans le cadre des recherches menés sur la conception et implémentation des systèmes sur puce à hautes performances afin d’accélérer et faciliter la conception ainsi que la mise en œuvre des applications de traitement systématique à parallélisme de données massif. Nous définissons dans ce travail un système SIMD massivement parallèle sur puce nommé mppSoC : massively parallel processing System on Chip. Ce système est générique et paramétrique pour s’adapter à l’application. Nous proposons une démarche de conception rapide et modulaire pour mppSoC. Cette conception se base sur un assemblage de composants ou IPs. À cette fin, une bibliothèque mppSoCLib est mise en place. Le concepteur pourra directement choisir les composants nécessaires et définir les paramètres du système afin de construire une configuration SIMD répondant à ses besoins. Une chaîne de génération automatisée a été développée. Cette chaîne permet la génération automatique du code VHDL d’une configuration mppSoC modélisée à haut niveau d’abstraction (UML). Le code VHDL produit est directement simulable et synthétisable sur FPGA. Cette chaîne autorise la définition à un haut niveau d’abstraction d’une configuration adéquate à une application donnée. À partir de la simulation du code généré automatiquement, nous pouvons modifier la configuration dans une démarche d’exploration pour le moment semi-automatique. Nous validons mppSoC dans un contexte applicatif réel de traitement vidéo à base de FPGA. Dans ce même contexte, une comparaison entre mppSoC et d’autres systèmes montre les performances suffisantes et l’efficacité de mppSoC.

Download or read book M thodologie de prototypage rapide des MPSoC sur plateformes reconfigurables written by Benaoumeur Senouci and published by . This book was released on 2008 with total page 125 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le besoin d'une méthodologie rapide et efficace pour la validation et le prototypage des systèmes MPSoC devient une priorité pour le monde industriel (délai de mise sur le marché), et celui de la recherche (pour une large exploration des solutions potentielles). Dans ce contexte, l'utilisation des plateformes matérielles reconfigurables pour l'accélération du prototypage des MPSoC, et la validation du logiciel embarqué est une approche très largement adoptée. Dans ce travail nous nous sommes intéressés à l'utilisation de ces plateformes matérielles pour accélérer cette phase de prototypage et de validation. La contribution de cette thèse s'agit d'une méthodologie de structuration pour les architectures MPSoC, et du flot de prototypage associé pour une validation rapide. Nous nous sommes intéressés aussi bien aux architectures homogènes qu'aux architectures hétérogènes. On a également présenté dans cette thèse un outil d'exploration logiciel semi-systématique avec un algorithme heuristique pour le « mapping » des tâches du logiciel applicatif sur des architectures hétérogènes, avec un raffinement logiciel/matériel automatiquement de la communication et de synchronisation entre processeurs hétérogènes. Enfin, des expériences et des résultats ont été présentés à travers le prototypage de l'application M-JPEG sur une configuration symétrique (plateforme ARM Integrator) et une autre configuration hétérogène (plateforme Virtex II Pro, avec une architecture basée sur deux processeurs différents Power PC et Microblaze).

Download or read book Prototypage rapide d architectures mixtes logiciels mat riels partir de mod les mixtes C VHDL written by Adel Changuel and published by . This book was released on 2008 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'objet de ces travaux de these est l'etude de la conception des systemes mixtes logiciels/materiels, et le prototypage de ces systemes sur des architectures multiprocesseurs (microprocesseur, asics, fpgas, etc..). Ce sujet de recherche fait partie de la synthese de systemes vlsi et de la conception mixte logicielle/materielle. Ces travaux traitent principalement des problemes de co-simulation, des architectures pour le co-design et de la communication logicielle/materielle. Afin d'atteindre ces objectifs, une methodologie permettant la co-simulation et la co-synthese du logiciel et du materiel dans un environnement unifie a ete developpee. Cette methodologie part d'une specification c-vhdl de haut niveau. Le modele c-vhdl est raffine au cours de plusieurs etapes de conception pour aboutir a un prototype fonctionnel valide sur une architecture multiprocesseurs modulaire et flexible. L'originalite de ce travail vient du fait que les memes specifications c-vhdl sont utilisees pour la co-simulation et la co-synthese. Cela est realise grace a un style de description independant de l'architecture cible. La combinaison de l'utilisation des outils de conception disponibles et de la methodologie proposee permet de concevoir des applications de plus en plus complexes. Cette methodologie est validee par la realisation d'une application d'un systeme de commande de moteur base sur la logique floue. La conception de cette application part d'une description c-vhdl. Ce systeme est valide en premier lieu par la co-simulation, puis par les differentes etapes de synthese pour aboutir finalement a un prototype fonctionnel. Ce prototype est transpose sur une plate-forme comportant des modules logiciels et materiels (microprocesseur plus des fpgas).

Download or read book Contribution une plate forme d aide la conception de Microsyst me written by Rima Hamoui and published by . This book was released on 2009 with total page 209 pages. Available in PDF, EPUB and Kindle. Book excerpt: La conception des architectures mixtes constitue aujourd’hui un défi à bien des égards. Cette thèse apporte une contribution à l’élaboration de méthodologies et d’outils d’aide à la conception de microsystèmes multi-domaines. Dans le cadre de nos travaux de recherche, nous développons une plateforme d’aide facilitant la conception de la partie interfaçage entre le capteur et l’électronique associée. Cette plate forme accueil deux type outils :- un générateur automatique de modèles de capteurs en VHDL-AMS. La finalité étant d’apporter une aide au non- spécialistes, afin qu’ils puissent, avec un minimum d’expérience dans le domaine de la conception d’interfaces capteurs ou dans le domaine de la modélisation, modéliser un capteur en VHDL-AMS et ainsi le simuler avec son environnement électronique. En effet seul la connaissance de la physique du capteur à interfacer est nécessaire ; - des outils permettant la synthèse optimale des architectures analogiques. Les méthodes implémentée reposent sur une décomposition hiérarchique des systèmes, et s’associe à une élévation du niveau d’abstraction. Ainsi, elles permettent d’envisager les fonctions analogiques élémentaires comme des composants virtuels et réutilisables suivant les besoins définis au niveau système. Elles sont mise en œuvre dans le cas d’une interface capteur à base de convertisseur de type sigma delta. Une telle plate-forme repose sur des bases conceptuelles alliant méthodes de conception (approches descendante et ascendante) et méthodes de modélisation (fonctionnelle, comportementale et structurelle, physique).

Download or read book Extraction de mod les pour la conception de syst mes sur puce written by Jean-François Le Tallec and published by . This book was released on 2012 with total page 135 pages. Available in PDF, EPUB and Kindle. Book excerpt: La conception des systèmes sur puce s’appuie souvent sur SystemC/C++ qui permet des descriptions architecturales et comportementales à différents niveaux d’abstraction. D’autres approches se tournent vers l’automatisation de l’assemblage de plates-formes dites virtuelles (format IP-Xact). L’utilisation des techniques de l’ingénierie des modèles est une voie plus récente avec des profils UML tels que MARTE. Dans cette thèse, nous étudions les possibilités de modélisation de ces différentes approches et les passerelles disponibles entre elles. Motivés par la disponibilité de modèles SystemC et opar les facilités offertes par MARTE, nous traitons de l’export des modèles SystemC. Au-delà de la simple conversion entre formats, nous décrivons la mise en œuvre d’une passerelle entre l’implémentation SystemC d’un design et sa version modèle dans le format IP-Xact. La représentation IP-Xact peut ensuite être de nouveau transformée en modèles MARTE par des outils déjà existants. Nous présentons les travaux connexes avant d’exposer notre vision et sa réalisation au travers de l’outil SCiPX (SystemC to IP-Xact). Dans un second temps, nous présentons plus en détail les possibilités permises par le profil UML-MARTE, son modèle de temps et le langage de spécifications de contraintes temporelles CCSL. Nous abordons les problèmes liés à la modélisation de protocoles à différents niveaux d’abstraction et plus spécialement ceux posés par le raffinement entre les niveaux TLM et RTL. Cette étude met en évidence des insuffisances de CCSL concernant la spécification des priorités. Nous proposons un enrichissement de CCSL pour lui permettre de manipuler ce concept de priorité.

Download or read book Prototypage bas sur une plateforme reconfigurable pour la v rification des syst mes monopuces written by Arif Sasongko and published by . This book was released on 2004 with total page 117 pages. Available in PDF, EPUB and Kindle. Book excerpt: La tendance dans la conception des systèmes monopuces est à l'augmentation de la complexité et de l'hétérogénéité de tels systèmes, appelés systèmes monopuces. Ces systèmes sont sur un marché concurrentiel, et l'arrivée rapide du produit sur le marché est très importante. Ceci nous entraîne vers les deux problèmes traités dans ce travail de thèse : s'assurer que le système est correct avant sa fabrication et accélérer la conception. Ce prototypage permet de vérifier rigoureusement les systèmes grâce à une vitesse élevée, et de tester le système dans son environnement d'utilisation. Il accélère aussi la conception en permettent le développement de certaines couches logicielles avant que le système soit fini. Pour obtenir rapidement un prototype à partir d'une description RTL d'une application, nous proposons un flot de prototypage basé sur une plateforme reconfigurable. Ce flot est composé de quatre étapes : allocation, configuration de la plateforme, adaptation de l'application, et génération du code. Dans l'allocation, les concepteurs associent chaque partie de l'architecture à un nœud de prototypage de la plateforme. Ces associations indiquent sur quelles parties de la plateforme reconfigurable sont réalisées les parties de l'architecture de l'application. La configuration est la réorganisation de la plateforme reconfigurable. L'adaptation consiste à modifier l'application pour satisfaire aux caractéristiques de la plateforme reconfigurable.Enfin, la génération du code est un processus standard tel que la compilation et l'édition de lien des logiciels, la synthèse logique, le placement sur FPGA, et le routage. Ce flot a été validé en réalisant le prototypage des applications VDSL et DivX. La plateforme utilisée est une plateforme ARM Integrator avec une carte mère, quatre modules processeurs ARM, et d'un module FPGA communiquant à travers un bus AMBA AHB. Une expérience de co-émulation a également été réalisée pour explorer les difficultés et les avantages de cette technique. L'avantage principal est qu'on peut profiter de l'observabilité de la simulation et de la vitesse de l'émulation. Ce travail de thèse montre que l'on peut obtenir rapidement un prototype en utilisant le flot propose sur une plateforme reconfigurable et aussi faciliter le développement des parties logicielles pour accélérer la conception. La configurabilité de plateforme de prototypage et l'intégration du flot de prototypage sur un flot de conception des systèmes restent des problématiques à approfondir.

Download or read book Prototypage rapide de la commande vectorielle sur FPGA l aide des outils Simulink System Generator written by Jean-Gabriel Mailloux and published by . This book was released on 2008 with total page 286 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Une contribution au g nie automatique written by Hervé Panetto and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: L'émergence du génie automatique est la conséquence de besoins en méthodes et outils adaptés aux métiers de l'automatisation. La mise en œuvre des principes largement éprouvés par le génie logiciel tels que structuration, modularité, réutilisation, prototypage des applications contribue ainsi à l'évolution du génie automatique et a l'amélioration de la qualité de la conception. Spex, outil de conception pour le génie automatique, offre ces possibilités mais nécessite, pour assurer une cohérence globale du processus de développement, de pouvoir s'intégrer, ou tout au moins s'interconnecter, avec des outils assurant les phases amont (spécification) et aval (codage et tests hors site) de l'application. A terme, la définition d'un atelier de génie automatique devrait centraliser l'ensemble des informations dans une base de données ou d'objets commune a l'ensemble des outils pour permettre une mémorisation du savoir-faire entreprise.

Download or read book OUTIL POUR L AIDE A LA CONCEPTION CONJOINTE DES SYSTEMES MATERIEL LOGICIEL written by Fabrice Muller and published by . This book was released on 2000 with total page 168 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE ET LA VARIETE DES APPLICATIONS NECESSITANT LE DEVELOPPEMENT RAPIDE ET LA MISE EN UVRE DE SYSTEMES ELECTRONIQUES ET INFORMATIQUES, CONDUISENT LES CONCEPTEURS A VOULOIR DISPOSER D'UNE AIDE PAR DES OUTILS INFORMATIQUES. AINSI, L'OBJECTIF GLOBAL DE CETTE THESE EST D'ABOUTIR A UN PROTOTYPE D'OUTIL DE CONCEPTION DES SYSTEMES BASE SUR LA METHODOLOGIE MCSE (METHODOLOGIE DE CONCEPTION DES SYSTEMES ELECTRONIQUES). POUR ATTEINDRE CET OBJECTIF NOUS AVONS ANALYSE TROIS POINTS ESSENTIELS POUR CONCEVOIR ET REALISER CE PROTOTYPE D'OUTIL. LE PREMIER POINT A CONDUIT A LA CONCEPTION D'UN OUTIL APPELE MCSE TOOLBOX SUPPORTANT LA METHODOLOGIE MCSE POUR LA CONCEPTION CONJOINTE DES SYSTEMES MATERIEL/LOGICIEL TEMPS-REEL. AINSI, L'OBJECTIF EST ATTEINT EN PERMETTANT LE PLUS RAPIDEMENT POSSIBLE A LA VERIFICATION DU COMPORTEMENT ET DES PERFORMANCES DE L'APPLICATION GRACE A UNE TECHNIQUE DE CO-SIMULATION DU MODELE. DE PLUS, IL EST POSSIBLE DE GENERER DU CODE C ET VHDL POUR LA REALISATION DU PROTOTYPE. LE SECOND POINT A CONSISTE A DEFINIR UNE ARCHITECTURE D'OUTILS POUR RESOUDRE LES PROBLEMES MULTI-UTILISATEURS, MULTI-PROJETS ET MULTI-SITES. CECI NOUS A CONDUIT A UNE ARCHITECTURE EN RESEAU PERMETTANT DE SUPPORTER UN NOMBRE IMPORTANT D'UTILISATEURS SIMULTANEMENT, DE FACILITER L'INTEGRATION D'OUTILS INTERNES ET COMMERCIAUX, ET DE PERMETTRE UNE DIFFUSION OU UN ACCES INSTANTANE DES OUTILS AU NIVEAU MONDIAL. ENFIN, LE DERNIER POINT A CONSISTE A DEFINIR UNE ORGANISATION PERMETTANT UNE BONNE GESTION DE PROJETS ET DES CONCEPTEURS A PARTIR D'UN ENSEMBLE D'OUTILS DE MANAGEMENT. CE CONCEPT DE MANAGEMENT PERMET LA GESTION DE PROJETS CONSEQUENTS, D'ASSURER LA COLLABORATION DE PLUSIEURS EQUIPES REPARTIES GEOGRAPHIQUEMENT. TOUS LES CONCEPTS D'ARCHITECTURE ET D'ORGANISATION ONT ETE VALIDES PAR LA MISE A DISPOSITION DE LA PLATE-FORME EN RESEAU. DE PLUS, DES EXEMPLES INTERNES ET INDUSTRIELS ONT PERMIS DE VALIDER LES OUTILS DE CONCEPTION. CES OUTILS ONT ETE REALISES EN JAVA.

Download or read book Mod lisation unifi e des aspects r p titifs dans la conception conjointe logicielle mat rielle des syst mes sur puce hautes performances written by Arnaud Cuccuru and published by . This book was released on 2005 with total page 160 pages. Available in PDF, EPUB and Kindle. Book excerpt: Des contrôleurs embarqués d'autrefois aux systèmes sur puce multiprocesseurs actuels, il existe un saut de complexité que les outils d'aide à la conception n'arrivent pas à franchir. Les concepteurs ne disposent pas d'outil leur permettant d'exploiter à un coût raisonnable les transistors potentiellement mis à leur disposition. Pour tenter de résoudre ce problème, le flot de conception Gaspard propose des solutions originales: une approche orientée modèle pour gérer la complexité du flot, et une orientation vers les systèmes multiprocesseurs réguliers Intégrée dans ce flot, cette thèse propose une contribution à deux niveaux: définition d'une syntaxe abstraite sous forme de métamodèles exprimés en MOF (infrastructure pour la mise en œuvre du flot), et définition d'une syntaxe concrète sous la forme d'un profil UML. L'objectif principal est de définir des mécanismes communs pour exprimer la régularité et le parallélisme des systèmes, tant au niveau applicatif qu'au niveau matériel.

Download or read book Ing nierie des syst mes complexes avec la m thode de conception concurrente co design mat riel logiciel written by Mohamed Romdhani and published by . This book was released on 1996 with total page 199 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE TRAITE DE LA SPECIFICATION, DE LA CONCEPTION ET DU PROTOTYPAGE RAPIDE DES SYSTEMES COMPLEXES. NOUS PROPOSONS UNE APPROCHE D'INGENIERIE SYSTEME BASEE SUR LES CONCEPTS DE LA CONCEPTION CONCURRENTE MATERIEL/LOGICIEL CO-DESIGN ET NOUS L'EVALUONS SUR UN CALCULATEUR EMBARQUE EXPERIMENTAL DE L'AIRBUS A340. CETTE APPROCHE EST DEFINIE A LA LUMIERE D'UNE ETUDE DES METHODES DE CONCEPTION EXISTANTES A AEROSPATIALE AERONAUTIQUE ET D'UNE SYNTHESE DE L'ETAT DE L'ART DU CO-DESIGN. ELLE SE CARACTERISE PAR UNE ETAPE DE SPECIFICATION MULTI-FORMALISMES, UN PARTITIONNEMENT MATERIEL/LOGICIEL SEMI-AUTOMATIQUE BASE SUR LES ANALYSES DE PERFORMANCES ET UNE ETAPE FINALE DE PROTOTYPAGE SUR DES TECHNOLOGIES PROGRAMMABLES FPGA. OUTRE L'INTRODUCTION D'UNE NOUVELLE APPROCHE POUR LA MODELISATION ET LA SPECIFICATION MULTI-FORMALISMES DES CALCULATEURS EMBARQUES, DES TECHNIQUES DE COMPOSITION DES SPECIFICATIONS PARTIELLES ONT ETE SUGGEREES. NOUS AVONS EGALEMENT ETUDIE L'IMPACT DE L'UTILISATION DE LA NOUVELLE GENERATION D'OUTILS GRAPHIQUES DE SPECIFICATION EXECUTABLE SUR LES METIERS DU LOGICIEL ET DU MATERIEL. L'UNE DES CONTRIBUTIONS DE LA THESE EST L'AIDE A LA DEFINITION ET AU PROTOTYPAGE D'ARCHITECTURES DES CALCULATEURS EMBARQUES PAR UNE EXPLORATION DE L'ESPACE DES ALTERNATIVES DE PARTITIONNEMENT MATERIEL/LOGICIEL. UNE METHODE DE PARTITIONNEMENT FONDEE SUR DES ANALYSES DE PERFORMANCES AVEC L'OUTIL SES/WORKBENCH A ETE PRESENTEE. L'ORIGINALITE DE LA METHODE DE PROTOTYPAGE RAPIDE RESIDE DANS SA FLEXIBILITE ET DANS L'ACCESSIBILITE AU PROTOTYPE. UNE PLATE-FORME A BASE DE PC-PENTIUM ET DE CIRCUITS PROGRAMMABLES FPGA A ETE DEFINIE ET EXPERIMENTEE POUR LA REALISATION D'UN PROTOTYPE DE LA FONCTION ARINC 429

Download or read book Outils de prototypage pour la conception de syst mes complexes written by Rabah Louali and published by . This book was released on 2016 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Cette thèse s'inscrit dans le contexte des systèmes embarqués qui sont qualifiés de complexes car leur développement nécessite une expertise pluridisciplinaire. Une stratégie de développement s'avère incontournable pour concevoir ces systèmes. Cette complexité est encore plus sévère dans le domaine du développement des systèmes embarqués pour UAV.Nous proposons une approche de développement orientés systèmes embarqués basés COTS. Cette démarche combine plusieurs méthodes issues du génie logiciel classique que nous avons adapté aux systèmes embarqués. Nous avons appliqué cette approche pour développer un système de capteurs embarqués pour un micro-UAV à voilures fixes.Le système embarqué développé a été déployé sur un robot classique, une bicyclette et un modèle réduit d'avion. L'objectif est de valider la consistance des données capteurs, compte tenu de la disparité des dynamiques entres ces systèmes. Ces expériences ont permis de mettre en évidence des similitudes théoriques entre ces 3 dynamiques. L'objectif est de pouvoir valider des systèmes embarqués pour UAV sur des plateformes à moindre coût et à moindre complexité, tout en garantissant la consistance des données capteurs et leur interprétation par rapport aux trois plateformes. Nous avons construit, aussi, une plateforme de simulation dont l'objectif est de supporter l'approche de développement proposée. Nous avons utilisé cette plateforme pour concevoir un système de contrôle, guidage et navigation pour un UAV à voilures fixes. Ces applications montrent, ainsi, l'efficacité de l'approche de développement proposée.

Download or read book Techniques de multiplexage pour un syst me d mulation et de prototypage rapide base de FPGA written by Mariem Turki and published by . This book was released on 2014 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: De nos jours, la complexité de la conception des circuits intégrés et du logiciel croit régulièrement, faisant croître le besoin de la vérification dans chaque étape du cycle de conception. Le prototypage matériel sur une plateforme multi-FPGA présente le meilleur compromis entre le temps de conception d'un circuit et le temps d'exécution d'une application par ce circuit. Pour l'implémenter sur cette plateforme, une opération de partitionnement est effectuée avant de créer des partitions capables de s'intégrer dans chaque FPGAPar conséquent, des signaux coupés à l'interface des partitions doivent passer d'un FPGA à un autre. Cependant, le nombre de traces physiques inter-FPGA est limité ce qui crée des problèmes de routabilité du circuit prototypé. Cette thèse touche surtout la partie post-partitionnement et s'intéresse au problème deroutage inter-FPGA. Ainsi, les principaux travaux de cette thèse sont les suivants :Dans un premier temps, nous nous intéressons au développement d'un générateur debenchmarks qui permet, à l'aide d'une description architecturale simple du benchmark, de générer un circuit modélisé avec le langage de description matérielle VHDL. Le générateur utilise un ensemble de composants ce qui donne aux benchmarks un aspect réel semblable à celui des circuits industriels. Ces circuits de tests nous serviront pour évalue rles performances des techniques développées dans cette thèse. Dans un deuxième temps, nous proposons de développer un outil spécifique qui intervient après le partitionnement pour prendre en compte la contrainte liée à la limitation du nombre d'interconnexion entre les FPGAs. Cet outil est basé sur une approcheitérative visant à réduire le taux de multiplexage (nombre de signaux qui partagent un seul _l physique). Le routage en lui même est assuré par l'algorithme de routage Pathfinder adapté. Cet algorithme servira comme point de départ pour les techniques de routage développées durant cette thèse. Des adaptations adéquates seront faites pour cibler un ré-seau de routage inter-FPGA. Dans une deuxième partie, nous essayons de déterminer la meilleure forme du signal à router (bi-points ou multi-points) ainsi que le graphe de routage utilisé. Pour cela, nous proposons des scénarios de test a_n de sélectionner les critères qui donnent la fréquence de fonctionnement la plus performante. Par la suite, nous présentons une description détaillée des IPs de multiplexage utilisés.Ces IPs sont insérés dans les parties émettrices et réceptrices d'un canal de communication. Ces IPs incluent des composants spécifiques appelés SERDES pour assurer la sérialisation/déserialisation des données à transmettre. L'insertion de ces composants peut créer des problèmes de routabilité intra-FPGA. Ainsi, dans une deuxième partie, nous proposons un algorithme de placement basé sur l'estimation de la congestion afin d'améliorer la routabilité du circuit.

Download or read book Transformations de mod les et interop rabilit dans la conception de syst mes h t rog nes sur puce base d IP written by Lossan Bondé and published by . This book was released on 2006 with total page 125 pages. Available in PDF, EPUB and Kindle. Book excerpt: Un système sur puce (SoC, pour« System on Chip ») est un circuit intégré qui comporte un ensemble de composants matériels (microprocesseurs, DSP, entrées/sorties ... ) connectés entre eux par des bus de communication et une couche logicielle (système d'exploitation temps réel et applicatif). La conception de tels systèmes repose de plus en plus sur la réutilisation de composants virtuels (IP, pour Intellectual property). Le concepteur utilise des IPs très souvent d'origines diverses ayant des modèles hétérogènes (différents niveaux d'abstraction : comportemental, RTL, etc.). Cette approche améliore le délai de mise sur le marché («time to market»), mais elle nécessite de la part du concepteur de nouvelles méthodes de conception. Gaspard propose une méthodologie basée sur l'Ingénierie Dirigée par les modèles (IDM) pour la conception des SoCs. Il vise l'utilisation de plusieurs plates-formes de simulation (Java, OpenMP, SystemC, VHDL, etc.) et différents niveaux d'abstraction (TLM, RTL, etc.). Les modèles des différentes plates-formes et niveaux d'abstraction sont générés dans Gaspard par transformations de modèles. L'hétérogénéité des plates-formes visées introduit un problème d'interopérabilité. Dans ce travail de thèse, nous proposons une démarche basée sur l'IDM pour répondre à ce besoin d'interopérabilité. Cette solution est élaborée en trois étapes. Dans un premier temps, nous introduisons la traçabilité dans les transformations de modèles; un modèle de trace est alors généré pendant les phases de transformations de modèles. Ce modèle de trace est ensuite utilisé en entrée d'une transformation pour générer un modèle de pont («bridge») d'interopérabilité. Enfin, la génération du code du pont d'interopérabilité est réalisée à partir du modèle de pont. Pour automatiser ce processus, nous avons défini un métamodèle de traçabilité et un métamodèle de pont d'interopérabilité. Les différentes opérations de transformations de modèles nécessaires ont également été décrites.

Download or read book Numerical Methods for Partial Differential Equations written by Sandip Mazumder and published by Academic Press. This book was released on 2015-12-01 with total page 484 pages. Available in PDF, EPUB and Kindle. Book excerpt: Numerical Methods for Partial Differential Equations: Finite Difference and Finite Volume Methods focuses on two popular deterministic methods for solving partial differential equations (PDEs), namely finite difference and finite volume methods. The solution of PDEs can be very challenging, depending on the type of equation, the number of independent variables, the boundary, and initial conditions, and other factors. These two methods have been traditionally used to solve problems involving fluid flow. For practical reasons, the finite element method, used more often for solving problems in solid mechanics, and covered extensively in various other texts, has been excluded. The book is intended for beginning graduate students and early career professionals, although advanced undergraduate students may find it equally useful. The material is meant to serve as a prerequisite for students who might go on to take additional courses in computational mechanics, computational fluid dynamics, or computational electromagnetics. The notations, language, and technical jargon used in the book can be easily understood by scientists and engineers who may not have had graduate-level applied mathematics or computer science courses. - Presents one of the few available resources that comprehensively describes and demonstrates the finite volume method for unstructured mesh used frequently by practicing code developers in industry - Includes step-by-step algorithms and code snippets in each chapter that enables the reader to make the transition from equations on the page to working codes - Includes 51 worked out examples that comprehensively demonstrate important mathematical steps, algorithms, and coding practices required to numerically solve PDEs, as well as how to interpret the results from both physical and mathematic perspectives