Download or read book CONTRIBUTION A L IMPLANTATION OPTIMISEE D ALGORITHMES BAS NIVEAU DE TRAITEMENT DU SIGNAL ET DES IMAGES SUR DES ARCHITECTURES MONO FPGA A L AIDE D UNE METHODOLOGIE D ADEQUATION ALGORITHME ARCHITECTURE written by AILTON FERNANDO.. DIAS and published by . This book was released on 2000 with total page 303 pages. Available in PDF, EPUB and Kindle. Book excerpt: CE TRAVAIL DECRIT UNE METHODOLOGIE D'IMPLANTATION OPTIMISEE D'ALGORITHMES BAS NIVEAU DE TRAITEMENT DU SIGNAL ET DES IMAGES SUR DES ARCHITECTURES MONO-FPGA A L'AIDE D'UNE METHODOLOGIE D'ADEQUATION ALGORITHME ARCHITECTURE, INTEGRANT LA SYNTHESE DES CHEMINS DE DONNEES ET DE CONTROLE DANS UN MODELE UNIFIE. CES ALGORITHMES SONT CARACTERISES PAR UNE GRANDE REGULARITE ET PAR LA REPETITION D'UN MOTIF. POUR LES SPECIFIER, NOUS AVONS CHOISI UN MODELE DE GRAPHES FACTORISES DE DEPENDANCES DE DONNEES, PUISQUE SA SEMANTIQUE EST TRES APPROPRIEE A LEUR DESCRIPTION COMPORTEMENTALE. UNE SPECIFICATION FACTORISEE PEUT AVOIR DIFFERENTES IMPLANTATIONS MATERIELLES PLUS OU MOINS DEFACTORISEES. POURTANT, NOUS NOUS SOMMES INTERESSES A UNE IMPLANTATION QUI RESPECTE LES CONTRAINTES TEMPORELLES TOUT EN MINIMISANT L'AUGMENTATION DES RESSOURCES MATERIELLES DUE A LA DEFACTORISATION. NOUS SOMMES FACE A UN PROBLEME D'OPTIMISATION SOUS CONTRAINTES, QUI EST UN PROBLEME NP-COMPLET. POUR LE RESOUDRE DANS UN TEMPS ACCEPTABLE, NOUS FAISONS APPEL A UNE HEURISTIQUE DE DEFACTORISATION. POUR GUIDER CETTE HEURISTIQUE, NOUS AVONS DEVELOPPE UNE METHODE DE CARACTERISATION MATERIELLE DES SOMMETS DU GRAPHE ALGORITHMIQUE ET UNE METHODE D'ESTIMATION DE SURFACE ET DE LATENCE. CELA EVITE LA NECESSITE D'EFFECTUER UN CYCLE COMPLET DE CONCEPTION (SPECIFICATION, OPTIMISATION, IMPLANTATION, CODAGE, SYNTHESE, SIMULATION ET ESTIMATION) POUR CHAQUE IMPLANTATION POSSIBLE. L'IMPLANTATION EST OBTENUE PAR TRADUCTION DIRECTE DE LA SPECIFICATION, EN REMPLACANT LES SOMMETS DU GFDD PAR LES OPERATEURS QUI LES IMPLANTENT. LES MECANISMES DE SYNCHRONISATION DES OPERATEURS SYNCHRONES SONT OBTENUS A PARTIR DE L'ANALYSE DES RELATIONS ENTRE LES SOMMETS DE FACTORISATION DU GRAPHE ALGORITHMIQUE. UN CODE VHDL STRUCTUREL SYNTHETISABLE PEUT ETRE PRODUIT A PARTIR DU SCHEMA LOGIQUE REPRESENTE PAR LE GRAPHE MATERIEL. CE CODE VHDL SERA FOURNI A DES OUTILS DE CAO QUI EFFECTUERONT LA GENERATION DES NETLISTS NECESSAIRES A LA CONFIGURATION DES FPGA.

Download or read book CONCEPTION D ARCHITECTURES POUR TRAITEMENT DU SIGNAL EN PRECISION FINIE written by Jean-Marc Tourreilles and published by . This book was released on 1999 with total page 116 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE BUT DE CETTE THESE EST D'INTRODUIRE UNE CONTRAINTE DE QUALITE LORS DE LA PHASE DE SYNTHESE ARCHITECTURALE. L'IMPLANTATION D'UN ALGORITHME DE TRAITEMENT DU SIGNAL, SUR UN CIRCUIT NUMERIQUE REVIENT A ETABLIR CERTAINES TRANSFORMATIONS DE LA DESCRIPTION COMPORTEMENTALE POUR PRODUIRE UNE DESCRIPTION STRUCTURELLE. CES TRANSFORMATIONS INDUISENT DES ERREURS SUR LES RESULTATS EN SORTIE D'OPERATEURS. AINSI, NOUS POUVONS QUANTIFIER CETTE ERREUR ET ADAPTER LE FORMAT DES DONNEES AFIN DE SATISFAIRE UNE CONTRAINTE. CETTE DERNIERE VIENT S'AJOUTER AUX CONTRAINTES TEMPS REEL ET INFLUENCE L'OPTIMISATION DE LA CONSOMMATION LORS DE LA SYNTHESE ARCHITECTURALE. EN GUISE D'INTRODUCTION A CE CHAPITRE, NOUS PRESENTONS DEUX POINTS DE VUE CONCERNANT L'IMPLANTATION : CELUI DU CONCEPTEUR D'ALGORITHME DE TRAITEMENT DU SIGNAL ET CELUI DU CONCEPTEUR D'ARCHITECTURE. ENSUITE, NOUS DEFINISSONS LE DOMAINE RELIANT LE TRAITEMENT DU SIGNAL A L'ARCHITECTURE : L'ADEQUATION ALGORITHME ARCHITECTURE (A#3). CE DOMAINE A POUR OBJET D'OPTIMISER LA SYNTHESE DU CIRCUIT EN TENANT COMPTE DES CONTRAINTES DES DEUX DOMAINES. L'INTERET D'UNE IMPLANTATION EN VIRGULE FIXE EST LE FAIBLE COUT ARCHITECTURAL. MAIS LE FAIT DE CODER DES DONNEES APPARTENANT A UN ENSEMBLE FINI PROVOQUE DES DEBORDEMENTS ET DES ERREURS DE CALCUL QUI SONT MODELISEES EN DEFINISSANT DEUX CLASSES : LES ERREURS GENEREES ET LES ERREURS PROPAGEES. PARMI LES MODELES PRESENTES, NOUS RETIENDRONS UN MODELE GARANTISSANT LA GENERICITE DE LA METHODE D'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LA PRESENTATION DE CETTE METHODOLOGIE SE DIVISE EN TROIS POINTS. TOUT D'ABORD, NOUS DECRIVONS LA METHODOLOGIE DE CONCEPTION D'UN CIRCUIT NUMERIQUE. ENSUITE, NOUS PRESENTONS L'OUTIL DE SYNTHESE ARCHITECTURALE GAUT. ENFIN, NOUS DETAILLONS NOTRE METHODOLOGIE D'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LE BUT D'UN OUTIL DE SYNTHESE ARCHITECTURALE EST D'OBTENIR UNE DESCRIPTION STRUCTURELLE DE L'ARCHITECTURE A PARTIR D'UNE DESCRIPTION COMPORTEMENTALE DE L'ALGORITHME, ET SOUS CONTRAINTES (PRINCIPALEMENT TEMPS REEL). LES SPECIFICATIONS DES DIFFERENTS OUTILS EXISTANT SONT BASEES SUR DES MODELES DE FLOTS DE DONNEES ET DE CONTROLE (CDFG). CES MODELES PERMETTENT DE RASSEMBLER TOUTES LES INFORMATIONS RELATIVES A L'ALGORITHME, EN PARTICULIER LE PARALLELISME POTENTIEL DES TRAITEMENTS QUI SERA EXPLOITE DANS LA PHASE DE SYNTHESE. L'OBJECTIF DE CETTE METHODOLOGIE EST DE TROUVER LE MEILLEUR JEU DE FORMATS DE REPRESENTATION DES DONNEES GARANTISSANT UN RAPPORT SIGNAL A BRUIT DE CALCUL INFERIEUR A UNE CONTRAINTE SPECIFIEE PAR LE CONCEPTEUR. LA METHODOLOGIE SE DECOMPOSE SUIVANT TROIS AXES. NOUS DEFINISSONS DES FONCTIONS ELEMENTAIRES PERMETTANT DE SPECIFIER LES ELEMENTS DU GRAPHE EN FONCTION OBJECTIFS DES TRANSFORMATIONS (DYNAMIQUE, RECADRAGE ET BRUIT DE CALCUL). ENSUITE, NOUS ETABLISSONS UNE STRATEGIE D'APPLICATION DE CES FONCTIONS ELEMENTAIRES. ENFIN, NOUS DEFINISSONS LES CONTRAINTES LIEES A L'APPLICATION DE CES FONCTIONS. LA MISE EN UVRE DE NOTRE METHODOLOGIE S'APPLIQUE AU NIVEAU DU GRAPHE FLOT DE DONNEES (DFG) ISSU DE LA COMPILATION DU CDFG. LE FAIT DE TRAVAILLER A UN HAUT NIVEAU CONFERE A NOTRE METHODE UN CARACTERE INDEPENDANT DE L'OUTIL DE SYNTHESE ARCHITECTURALE UTILISE. LA PREMIERE ETAPE CONSISTE A MODELISER LES OPERATIONS AFIN D'OBTENIR DES FONCTIONS ELEMENTAIRES, EN TERME DE DYNAMIQUE, DE RECADRAGE ET DE BRUIT DE CALCUL. NOUS DEFINISSONS UNE STRATEGIE DE COMPOSITION DE CES FONCTIONS ELEMENTAIRES AFIN DE POUVOIR EXPLORER UNE STRUCTURE DE TYPE GRAPHE FLOT. LA DERNIERE ETAPE CONSISTE A DEFINIR UNE METHODE GENERALE EN APPLIQUANT SUCCESSIVEMENT DES TRANSFORMATIONS BASEES SUR LES FONCTIONS ELEMENTAIRES (PRIMITIVES). CECI NOUS PERMET D'OBTENIR UN NOUVEAU GRAPHE A PARTIR DUQUEL LA SYNTHESE FOURNIT LE GRAPHE MATERIEL. LES TRANSFORMATIONS APPLIQUEES A CE GRAPHE SONT LE CALCUL DE LA DYNAMIQUE, LE RECADRAGE DES DONNEES ET L'EVALUATION DE LA PUISSANCE DE BRUIT DE CALCUL, CETTE DERNIERE NOUS PERMETTANT DE DETERMINER LE FORMAT ADAPTE A LA CONTRAINTE. NOUS PROPOSONS DEUX METHODES POUR SUPPRIMER LES PHENOMENES DE DEBORDEMENT : LE RECADRAGE INTERNE ET LE RECADRAGE EXTERNE. LE RECADRAGE INTERNE CONSISTE A OPERER UN DECALAGE DES QU'UN DEPASSEMENT EST OBSERVE. LE RECADRAGE EXTERNE CONSISTE A PROPAGER, SUR LES VARIABLES D'ENTREE, LES PRIMITIVES RECADRAGE APPLIQUEES LORS DU RECADRAGE INTERNE. L'EVALUATION DE LA PUISSANCE DE BRUIT DE CALCUL EST BASEE SUR UN PARCOURS DU GRAPHE FLOT DE DONNEES ET SUR L'APPLICATION DES MODELES CONSIDERES. A PARTIR DE L'EXPRESSION ANALYTIQUE DE LA PUISSANCE DE BRUIT DE CALCUL ET DE LA CONTRAINTE RAPPORT SIGNAL A BRUIT DE CALCUL, NOUS DETERMINONS LE NOMBRE DE BITS DE L'ARCHITECTURE CIBLE. POUR ILLUSTRER CETTE METHODOLOGIE, NOUS DETAILLERONS SON APPLICATION SUR LE FILTRE A REPONSE IMPULSIONNELLE FINIE (FIR 16), LA TRANSFORMEE DE FOURIER RAPIDE (FFT) ET LA TRANSFORMEE EN ONDELETTES DISCRETE (DWT). CETTE METHODE NOUS PERMET D'OPTIMISER L'ADEQUATION ALGORITHME ARCHITECTURE SOUS CONTRAINTE DE RAPPORT S

Download or read book Ad quation algorithme architecture pour les r seaux de neurones convolution written by Franck Mamalet and published by . This book was released on 2011 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La prolifération des capteurs d'images dans de nombreux appareils électroniques, et l'évolution des capacités de traitements à proximité de ces capteurs ouvrent un champ d'exploration pour l'implantation et l'optimisation d'algorithmes complexes de traitement d'images afin de proposer des systèmes de vision artificielle embarquée. Ces travaux s'inscrivent dans la problématique dite d'adéquation algorithme-architecture (A3). Ils portent sur une classe d'algorithmes appelée réseau de neurones à convolutions (ConvNet) et ses applications en analyse de visages embarquée. La chaîne d'analyse de visages, introduite par Garcia et al., a été choisie d'une part pour ses performances en taux de détection/reconnaissance au niveau de l'état de l'art, et d'autre part pour son caractère homogène reposant sur des ConvNets. La première contribution de ces travaux porte sur une étude d'adéquation de cette chaîne d'analyse de visages aux processeurs embarqués. Nous proposons plusieurs adaptations algorithmiques des ConvNets, et montrons que celles-ci permettent d'obtenir des facteurs d'accélération importants (jusqu'à 700) sur un processeur embarqué pour mobile, sans dégradation des performances en taux de détection/reconnaissance. Nous présentons ensuite une étude des capacités de parallélisation des ConvNets, au travers des travaux de thèse de N. Farrugia. Une exploration "gros-grain" du parallélisme des ConvNets, suivie d'une étude de l'ordonnancement interne des processeurs élémentaires, conduisent à une architecture parallèle paramétrable, capable de détecter des visages à plus de 10 images VGA par seconde sur FPGA. Nous proposons enfin une extension de ces études à la phase d'apprentissage de ces réseaux de neurones. Nous étudions des restrictions de l'espace des hypothèses d'apprentissage, et montrons, sur un cas d'application, que les capacités d'apprentissage des ConvNets ne sont pas dégradées, et que le temps d'apprentissage peut être réduit jusqu'à un facteur cinq.

Download or read book IMPLANTATION DE CHAINES DE TRAITEMENT D IMAGE SUR DES ARCHITECTURES DEDIEES ET MIXTES written by VIRGINIE.. FRESSE and published by . This book was released on 2001 with total page 172 pages. Available in PDF, EPUB and Kindle. Book excerpt: DE NOS JOURS, LES APPLICATIONS DE TRAITEMENT NUMERIQUE DU SIGNAL AUGMENTENT EN COMPLEXITE DEMANDANT DE CE FAIT DES CAPACITES DE CALCUL TOUJOURS PLUS IMPORTANTES. CET ASPECT S'AVERE ENCORE PLUS CRUCIAL, VOIRE CRITIQUE, LORSQUE DES CONTRAINTES TEMPS REEL SONT IMPOSEES SUR L'EXECUTION DE L'APPLICATION ETUDIEE. DES LORS, UNE SOLUTION AUJOURD'HUI QUI EST COURAMMENT ADOPTEE, CONSISTE A IMPLANTER CES ALGORITHMES SUR DES ARCHITECTURES HETEROGENES ET MIXTES (AU SENS PARTIE PROGRAMMABLE ET PARTIE DEDIEE) PERMETTANT UN PARALLELISME DES TRAITEMENTS DE L'ALGORITHME. LE PRINCIPAL POINT FORT DE CES ARCHITECTURES RESTE DANS LE PARTITIONNEMENT DES TACHES D'UNE APPLICATION : GENERALEMENT, LES OPERATIONS ELEMENTAIRES ET REGULIERES (TRAITEMENTS DITS DE BAS NIVEAU) SONT ORIENTEES VERS L'ARCHITECTURE PROGRAMMABLE, LE RESTE ETANT PRIS EN CHARGE PAR LA PARTIE LOGICIELLE. L'ASPECT HETEROGENE DE CES NOUVELLES ARCHITECTURES ENGENDRE UNE COMPLEXITE D'ORDRE SUPERIEUR QUANT A L'IMPLANTATION D'ALGORITHMES. EN EFFET, CHACUNE DE CES PARTIES REQUIERT DES COMPETENCES DIFFERENTES EN MATIERE D'UTILISATION ET DE MISE EN UVRE, CE QUI SE TRADUIT DANS LA MAJORITE DES CAS PAR L'INTERVENTION DE PLUSIEURS EXPERTS. UN NOUVEAU TYPE DE METHODOLOGIE D'IMPLANTATION DESTINE POUR CES ARCHITECTURES A ETE CREE : CELUI-CI S'APPELLE METHODOLOGIE DE CODESIGN. CE MEMOIRE PRESENTE LA REALISATION D'UN PROCESSUS DE PROTOTYPAGE PERMETTANT L'IMPLANTATION D'UNE CHAINE DE TRAITEMENT D'IMAGES SUR UNE ARCHITECTURE PARALLELE ET MIXTE, CETTE DERNIERE ETANT COMPOSEE D'UNE PARTIE LOGICIELLE, INTEGRANT PLUSIEURS PROCESSEURS STANDARD, ET D'UNE PARTIE MATERIELLE, CONSTITUEE D'UN FPGA. CE PROCESSUS EST CONCU DE TELLE FACON QU'IL PERMET A UN TRAITEUR D'IMAGES, NON SEULEMENT DE DEVELOPPER SES ALGORITHMES MAIS AUSSI DE LES IMPLANTER LUI-MEME SUR UNE PLATE-FORME PARALLELE ET MIXTE SANS QU'AUCUN PRE-REQUIS NE LUI SOIT NECESSAIRE. UNE ETUDE DU PRINCIPE DE CODESIGN ET DES ETAPES DE CONCEPTION QUI LA COMPOSENT NOUS PERMET DE CONCEVOIR UN PROCESSUS DE PORTAGE POUR L'APPLIQUER A UNE PLATE-FORME MIXTE CIBLEE. LE PRINCIPE CONSISTE A INTEGRER PLUSIEURS OUTILS INDUSTRIELS OU UNIVERSITAIRES TOUT AU LONG DE NOTRE PROCESSUS DE PORTAGE ET D'INSERER AU BESOIN DES PASSERELLES ENTRE CES OUTILS. LE PROCESSUS DE PORTAGE OBTENU EST ILLUSTRE PAR L'IMPLANTATION DE DEUX ALGORITHMES. LE PREMIER CONCERNE LA CLASSIFICATION SUPERVISEE PAR UNE ANALYSE DE TEXTURE FAITE AU MOYEN DE DECOMPOSITION MULTI-NIVEAUX. LE SECOND ALGORITHME CONCERNE UNE METHODE DE COMPRESSION D'IMAGES DEVELOPPEE DANS NOTRE LABORATOIRE, CETTE METHODE EST APPELEE LAR (LOCALLY ADAPTIVE RESOLUTION).

Download or read book ANALYSE ET SYNTHESE D ARCHITECTURES EN TRAITEMENT DU SIGNAL ET D IMAGES written by Olivier Sentieys and published by . This book was released on 1993 with total page 224 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM

Download or read book ESTIMATION DE COMPLEXITE ET TRANSFORMATIONS D ALGORITHMES DE TRAITEMENT DU SIGNAL POUR LA CONCEPTION DE CIRCUITS VLSI written by JEAN-PHILIPPE.. DIGUET and published by . This book was released on 1996 with total page 200 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE CADRE DE LA THESE EST CELUI DE LA SYNTHESE D'ARCHITECTURES, CE DERNIER REGROUPE L'ENSEMBLE DES TECHNIQUES MISES EN UVRE POUR CONCEVOIR DE MANIERE AUTOMATIQUE ET OPTIMISEE DES CIRCUITS REALISANT DES APPLICATIONS DECRITES SIMPLEMENT DE MANIERE COMPORTEMENTALE. DANS CE DOMAINE EST ABORDE SPECIFIQUEMENT LE PROBLEME DE L'ESTIMATION A PRIORI DU COUT D'UNE ARCHITECTURE, SOUS CONTRAINTE DE TEMPS D'ITERATION. DEUX METHODES NOUVELLES SONT PRESENTEES, CHACUNE REPONDANT A UN OBJECTIF DIFFERENT. LA PREMIERE EST UNE ESTIMATION PROBABILISTE ET DYNAMIQUE, ELLE FOURNIT AU CONCEPTEUR DES METRIQUES LUI PERMETTANT DE JUGER DE LA COMPLEXITE MATERIELLE ET DE LA REPARTITION DES RESSOURCES DANS LE TEMPS. SON BUT EST DE CARACTERISER LES CHOIX DE SPECIFICATIONS EFFECTUES, DE MANIERE A FAVORISER PAR LA SUITE LE RECOURS A D'EVENTUELLES TRANSFORMATIONS DE TYPES ALGORITHMIQUE, FONCTIONNEL ET STRUCTUREL. IL S'AGIT D'UNE ETUDE FAISANT APPEL A UNE NOTION RECENTE ET PEU ETUDIEE, CELLE DU GUIDAGE DANS L'ESPACE DES TRANSFORMATIONS POUR L'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LA SECONDE TECHNIQUE PROPOSEE EST CONSACREE A L'ESTIMATION PRECISE DES RESSOURCES MATERIELLES REQUISES PAR L'ALGORITHEM TRAITE, POUR RESPECTER LA CONTRAINTE DE TEMPS. ELLE S'ADRESSE A L'UTILISATEUR ET A L'OUTIL DE CAO. SON ORIGINALITE PROVIENT DU CALCUL DUAL DES BESOINS EN UNITES FONCTIONNELLES ET DU PIPELINE ASSOCIE, A TRAVERS UNE ETUDE FINE DES CAUSES DE SOUS ET SUR-ESTIMATION. DE CETTE ESTIMATION, RESSORT EGALEMENT UNE CONNAISSANCE PRECISE DE LA MOBILITE EXACTE DES OPERATIONS DU GRAPHE FLOT DE DONNEES SANS A PRIORI SUR L'ORDONNANCEMENT. LES DEUX TYPES D'ESTIMATIONS SONT INTEGREES DANS L'OUTIL DE SYNTHESE D'ARCHITECTURE GAUT

Download or read book CONTRIBUTION A L EXPLOITATION DYNAMIQUE DE LA RECONFIGURABILITE DES FPGA written by GILLES.. MILLON and published by . This book was released on 1999 with total page 138 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE MEMOIRE TRAITE DE L'EXPLOITATION DYNAMIQUE DE LA RECONFIGURABILITE DES FPGAS EN TRAITEMENT D'IMAGE BAS NIVEAU TEMPS REEL. L'OBJECTIF EST DE PROPOSER UNE ARCHITECTURE MATERIELLE SUSCEPTIBLE D'ACCUEILLIR SUCCESSIVEMENT LES ETAPES ISSUES DE LA DECOMPOSITION D'UNE CHAINE DE SEGMENTATION D'IMAGE. LES MOTIVATIONS DE CE TRAVAIL REPOSENT SUR LA NATURE SEQUENTIELLE DES ALGORITHMES APPLIQUES A UNE IMAGE POUR FORMER UNE CHAINE DE TRAITEMENT ET SUR LA RECONFIGURABILITE IN SITU, ILLIMITEE, RAPIDE ET PARTIELLE DES FPGAS. LE PREMIER CHAPITRE PRESENTE LES SYSTEMES PROGRAMMABLES A BASE DE PROCESSEURS D'USAGE GENERAL ET LES SYSTEMES A BASE D'ASICS. NOUS INTRODUISONS LA LOGIQUE PROGRAMMABLE COMBINANT LA FLEXIBILITE DES PREMIERS ET LA PUISSANCE DES SECONDS. LE SECOND CHAPITRE PRESENTE LES CIRCUITS LOGIQUES PROGRAMMABLES, PUIS LES FPGAS COMME SOLUTION A L'OBJECTIF FIXE. LES STRATEGIES THEORIQUES DE L'EXPLOITATION DE LA RECONFIGURABILITE SONT DEFINIES PUIS NOUS DONNONS UNE DESCRIPTION DES SYSTEMES EXISTANTS ET LEURS DOMAINES D'APPLICATION. LE TROISIEME CHAPITRE ETUDIE, THEORIQUEMENT, LES STRATEGIES DE PARTITIONNEMENT, D'IMPLANTATION ET DE SEQUENCEMENT DE L'APPLICATION. NOUS PROPOSONS ALORS UNE ARCHITECTURE BASEE SUR DES FPGAS DEDIES AU TRAITEMENT DE L'INFORMATION, A LA GESTION DES MEMOIRES ET A LA COMMUNICATION ENTRE LES MEMOIRES ET LES RESSOURCES DE CALCUL. LES RESSOURCES EN MEMOIRES SONT DE TROIS NATURES : DES MEMOIRES D'IMAGES, DE LIGNES ET DE TRAVAIL. LE CHAPITRE QUATRE DECRIT UNE CHAINE DE SEGMENTATION REALISANT LA DETECTION ET LA FERMETURE DES CONTOURS PUIS L'ETIQUETAGE DES REGIONS. NOUS EN REALISONS L'IMPLANTATION SUR UNE CARTE PROTOTYPE EN 5 ETAPES QUI VALIDE NOTRE ARCHITECTURE POUR SA CAPACITE A RECEVOIR LA DECOMPOSITION D'UNE CHAINE DE TRAITEMENT D'IMAGE BAS NIVEAU. EN OUTRE, LA PERFORMANCE EN TERME DE VITESSE EST ESTIMEE. CE TRAVAIL A MONTRE QUE LA RECONFIGURATION DYNAMIQUE GLOBALE DES FPGAS PEUT ETRE EXPLOITEE EN TRAITEMENT BAS NIVEAU DES IMAGES. LES RESSOURCES LIMITEES, MISES EN OEUVRE, CORRESPONDENT AUX CONTRAINTES IMPOSEES PAR LES SYSTEMES EMBARQUES. EN OUTRE, LA CADENCE VIDEO EST UN OBJECTIF RAISONNABLE A LA VUE DES PERFORMANCES ATTEINTES AVEC DES CIRCUITS ANCIENS.

Download or read book Ad quation Algorithme Architecture et mod le de programmation pour l impl mentation d algorithmes de traitement du signal et de l image sur cluster multi GPU written by Vincent Boulos and published by . This book was released on 2012 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Initialement con ̧cu pour d ́echarger le CPU des tˆaches de rendu graphique, le GPU estdevenu une architecture massivement parall`ele adapt ́ee au traitement de donn ́ees volumineuses.Alors qu'il occupe une part de march ́e importante dans le Calcul Haute Performance, uned ́emarche d'Ad ́equation Algorithme Architecture est n ́eanmoins requise pour impl ́ementerefficacement un algorithme sur GPU.La contribution de cette th`ese est double. Dans un premier temps, nous pr ́esentons legain significatif apport ́e par l'impl ́ementation optimis ́ee d'un algorithme de granulom ́etrie(l'ordre de grandeur passe de l'heure `a la minute pour un volume de 10243 voxels). Un mod`eleanalytique permettant d' ́etablir les variations de performance de l'application de granulom ́etriesur GPU a ́egalement ́et ́e d ́efini et pourrait ˆetre ́etendu `a d'autres algorithmes r ́eguliers.Dans un second temps, un outil facilitant le d ́eploiement d'applications de Traitementdu Signal et de l'Image sur cluster multi-GPU a ́et ́e d ́evelopp ́e. Pour cela, le champ d'actiondu programmeur est r ́eduit au d ́ecoupage du programme en tˆaches et `a leur mapping sur les ́el ́ements de calcul (GPP ou GPU). L'am ́elioration notable du d ́ebit sortant d'une applicationstreaming de calcul de carte de saillence visuelle a d ́emontr ́e l'efficacit ́e de notre outil pourl'impl ́ementation d'une solution sur cluster multi-GPU. Afin de permettre un ́equilibrage decharge dynamique, une m ́ethode de migration de tˆaches a ́egalement ́et ́e incorpor ́ee `a l'outil.

Download or read book VERS UN ENVIRONNEMENT D IMPLANTATION AUTOMATIQUE D APPLICATIONS DU TRAITEMENT D IMAGES SUR DES MACHINES PARALLELES written by SYLVAIN.. CARTIER and published by . This book was released on 1996 with total page 171 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'IMAGE EST UNE SOURCE D'INFORMATION TRES RICHE QUI DEMANDE, POUR SON TRAITEMENT, DE PUISSANTS MOYENS INFORMATIQUES TANT SUR LE PLAN MATERIEL QUE LOGICIEL. LES ARCHITECTURES PARALLELES SONT DES OUTILS CAPABLES D'APPORTER LA PUISSANCE DE CALCUL ET LA CAPACITE MEMOIRE NECESSAIRE A CES TRAITEMENTS. CEPENDANT, LA DIVERSITE DES ARCHITECTURES PARALLELES IMPLIQUE UNE IMPLANTATION ET UNE OPTIMISATION SPECIFIQUE A CHACUNE D'ELLES AFIN D'EXPLOITER LEURS CARACTERISTIQUES ET LEURS PERFORMANCES. NOUS ILLUSTRONS CES PROBLEMES SUR L'EXEMPLE DE L'IMPLANTATION D'UN ALGORITHME DE SEGMENTATION D'IMAGES PAR CROISSANCE DE REGIONS SUR DIFFERENTES MACHINES PARALLELES. POUR PERMETTRE AUX APPLICATIONS DE SUIVRE L'EVOLUTION DES ARCHITECTURES, NOUS PROPOSONS UNE METHODOLOGIE D'IMPLANTATION DES ALGORITHMES DE TRAITEMENT D'IMAGES QUI DOIT PERMETTRE L'ADAPTATION AUTOMATIQUE DE L'IMPLANTATION SUR UNE ARCHITECTURE DONNEE: A HAUT NIVEAU, LES ALGORITHMES SONT EXPRIMES SOUS LA FORME D'UN GRAPHE FLOT DE DONNEES DONT LES NUDS SONT DES FONCTIONS DU TRAITEMENT D'IMAGES ; LE GRAPHE FLOT DE DONNEES EST ETENDU EN UN GRAPHE OU DANS LEQUEL IL DEVIENT POSSIBLE D'EXPRIMER DIFFERENTES IMPLANTATIONS D'UN MEME ALGORITHME ; LES NUDS DU GRAPHE OU, APPELES OPERATEURS, SONT LES FONCTIONS ELEMENTAIRES (NON DECOMPOSABLES) DU TRAITEMENT D'IMAGES. CES FONCTIONS SONT IMPLANTEES SUR DES ARCHITECTURES VIRTUELLES. LES ARCHITECTURES VIRTUELLES SONT DEFINIES A LA FOIS PAR RAPPORT AUX ARCHITECTURES REELLES EXISTANTES ET POUR PRENDRE EN COMPTE LES BESOINS ALGORITHMIQUES DES APPLICATIONS ; LES ARCHITECTURES VIRTUELLES SONT MISES EN CORRESPONDANCE AVEC LA MACHINE CIBLE AU MOYEN D'UN COMPILATEUR. POUR OPTIMISER L'IMPLANTATION DES APPLICATIONS, NOUS DEFINISSONS UNE FONCTION DE COUT POUR CHAQUE OPERATEUR DE TRAITEMENT D'IMAGES. CETTE FONCTION DE COUT EST CONSTRUITE SUR LES ELEMENTS DE CARACTERISATION DES ARCHITECTURES PAR LA MODELISATION DES OPERATIONS QUI PEUVENT ETRE EXECUTEES. LA FONCTION DE COUT RETOURNE UNE EVALUATION DU TEMPS D'EXECUTION D'UN OPERATEUR SUR UNE ARCHITECTURE DONNEE. ELLE PERMETTRA DE RETENIR UN CHEMIN DANS LE GRAPHE OU QUI CORRESPOND A L'IMPLANTATION LA MIEUX ADAPTEE A LA MACHINE CIBLE. POUR CONCLURE, NOUS APPLIQUONS CETTE METHODOLOGIE SUR L'ALGORITHME DE SEGMENTATION PAR CROISSANCE DE REGIONS

Download or read book Implantation de r seaux neuromim tiques sur cible FPGA written by Serge Raoul Dzonde Naoussi and published by . This book was released on 2011 with total page 153 pages. Available in PDF, EPUB and Kindle. Book excerpt: La thèse a trait à l’implémentation d’architectures neuronales sur cible FPGA pour la commande de systèmes de l’électronique de puissance dédiés à l’amélioration de la qualité de l’énergie dans un réseau de distribution électrique. Pour répondre à cette problématique qualité, le filtre actif parallèle (FAP) a été retenu notamment à cause des contraintes normatives plus exigeantes sur la compensation des harmoniques de courants. Dans une perspective d’optimisation des ressources nécessaires pour une implantation numérique sur FPGA, nous avons adopté une approche méthodologique associant conception modulaire et adéquation algorithme architecture. L’implication des techniques neuromimétiques pour la constitution d’une architecture de commande adaptative, a permis d’améliorer les performances du FAP dans diverses conditions de fonctionnement des sources d’énergie et des charges du réseau électrique. De nouvelles approches élaborées pour l’identification des perturbations et la compensation d’énergie réactive ont ainsi été testées en simulation et analysées. Les bons résultats obtenus se traduisent en termes de réduction du temps d’exécution des algorithmes et de la surface occupée dans le FPGA, utilisé comme cible unique d’implantation. La validation expérimentale de cette approche que nous avons baptisée « FPGA alone » nous a permis de caractériser cette solution d’implantation dans l’optique d’une comparaison avec des solutions de type DSP ou mixte DSP/FPGA habituellement utilisées pour cette application.

Download or read book Contribution l tude de la m thodologie de conception d architectures parall les par flot de donn es pour le traitement temps r el de la repr sentation d objets en trois dimensions written by Jean-Bernard Choquel and published by . This book was released on 1994 with total page 253 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans le cadre de l'etude de la conception d'une machine de traitement temps reel de la representation surfacique d'objets en trois dimensions, nous avons mis au point une methodologie d'adequation algorithme architecture qui fait le lien entre les algorithmes valides sous forme logicielle et l'architecture de traitement temps reel parallelisee, realisable sous forme d'un circuit vlsi. Apres avoir rappele la description de la chaine de representation tridimensionnelle et decrit l'evolution des processeurs vers des structures paralleles, nous montrons comment il est necessaire de s'imposer le concept flot de donnees dans lequel le parallelisme est implicite. Nous appliquons le concept flot de donnees au traitement temps reel de la representation d'objets en 3d en etablissant le lien entre le langage synchrone signal et la description des circuits a l'aide de vhdl, ce qui constitue une des originalites de notre travail. Ce travail debouche sur une proposition d'evolution du langage signal, la conception possible d'un editeur graphique et la methode de realisation du processus de representation 3d en temps reel. L'ensemble de la methodologie est experimente et valide par des simulations sur des exemples de fonctions de la chaine de representation 3d utilisant une logique a multiplexage.

Download or read book ARCHITECTURE RECONFIGURABLE written by SHAHRAM.. ZAHIRAZAMI and published by . This book was released on 1999 with total page 183 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE TRAITEMENT BAS NIVEAU D'IMAGES (TBNI), EST TRES EXIGEANT EN PUISSANCE DE CALCUL, MAIS EN MEME TEMPS LA PLUPART DES ALGORITHMES DE TBNI POSSEDENT DIFFERENTS PARALLELISME, ET PLUS ESSENTIELLEMENT UN PARALLELISME DE DONNEES. UNE MACHINE DE TYPE VON NEUMANN N'EST PAS TRES ADAPTEE POUR EXPLOITER TOUS CES PARALLELISMES. LA SOLUTION MULTI PROCESSEURS PRESENTE UN COUT ET UN DEVELOPPEMENT IMPORTANT, QUANT A LA SOLUTION CIRCUITS SPECIFIQUES, ELLE N'APPORTE PAS LA SOUPLESSE D'ADAPTATION REQUISE PAR CES ALGORITHMES. DANS CE TRAVAIL NOUS PROPOSONS UNE ARCHITECTURE RECONFIGURABLE A BASE DE COMPOSANTS FPGAS, SOLUTION QUI APPORTE LA FLEXIBILITE ET LA PUISSANCE DE CALCUL NECESSAIRE A L'IMPLANTATION DES ALGORITHMES DE TBNI, TOUT EN GARANTISSANT UN COUT ET UN ENCOMBREMENT RAISONNABLE. A TRAVERS PLUSIEURS EXEMPLES, NOUS AVONS DEMONTRE LA FAISABILITE DE NOTRE ARCHITECTURE ET SA CAPACITE A S'ADAPTER A UNE PANOPLIE D'ALGORITHMES DE TBNI. NOUS AVONS IMPLANTE DES ALGORITHMES DE FILTRAGE : SOBEL, KIRSCH, NAGAO, LES FILTRES DE DERICHE RECURSIF ET SA VERSION NON RECURSIVE, AINSI QU'UN ENSEMBLE DE METHODES DE SEGMENTATION : APPROCHE FRONTIERE, LA LIGNE DE PARTAGE DES EAUX ET DES OPERATEURS TOPOLOGIQUES. LA TOPOLOGIE DE L'ARCHITECTURE EST RECONFIGURABLE, AFIN D'OBTENIR LA MEILLEURE IMPLANTATION DE L'ALGORITHME. NOUS MONTRONS COMMENT SES ELEMENTS, C'EST A DIRE, LA MEMOIRE, LE RESEAU D'INTERCONNEXION ET LES UNITES DE CALCUL SONT CONCUS AFIN D'ETRE MODIFIES POUR ADAPTER L'ARCHITECTURE A L'ALGORITHME. LES UNITES DE CALCUL, LE CONTROLE DE LA MEMOIRE ET LE RESEAU D'INTERCONNEXION SONT DIRECTEMENT IMPLANTES DANS LES FPGAS. LE SYSTEME DE MEMORISATION FOURNIT DIFFERENTS LARGEURS DE DONNEES ET TYPES D'ACCES. IL COMPREND UNE MEMOIRE PARTAGEE, ET CHAQUE UNITE DE CALCUL DISPOSE D'UNE MEMOIRE LOCALE. L'ARCHITECTURE EST ORGANISEE SUR PLUSIEURS CARTES ET S'INTERFACE SELON DIFFERENTS STANDARDS DE BUS (PCI, VME, ) AVEC UN ORDINATEUR HOTE.

Download or read book Etude de la conception d architectures mat rielles d di es pour les traitements multim dia written by Abdessalem Ben Abdelali and published by . This book was released on 2007 with total page 53 pages. Available in PDF, EPUB and Kindle. Book excerpt: Cette thèse constitue une contribution à l’étude de l’indexation automatique de la vidéo par le contenu en vue de la conception d’architectures matérielles dédiées à ce type d’application multimédia. L’indexation de la vidéo par le contenu présente un domaine de grande importance et qui est sans cesse en développement pour différents types d’applications telles que l’Internet, la TV interactive, les supports vidéo portables (PVR) et les applications de sécurité. L’étude proposée est effectuée à travers des exemples concrets de techniques d’analyse du contenu AV pour l’indexation de la vidéo et selon différents aspects applicatifs, technologiques et méthodologiques. Elle s’inscrit dans le cadre de la conception d’architectures matérielles dédiées et de l’exploitation des nouvelles technologies de systèmes embarqués pour les applications multimédia récentes. Un intérêt particulier est consacré à la technologie reconfigurable et aux nouvelles possibilités et moyens d’utilisation des circuits FPGA. La première phase de cette thèse a été consacrée à l’étude du domaine de l’indexation automatique de la vidéo par le contenu. Il s’agit de l’étude des caractéristiques et des nouveaux besoins des systèmes d’indexation au travers des approches et des techniques actuellement utilisées ainsi que les champs d’application des nouvelles générations de ces systèmes. Ceci afin de montrer l’intérêt d’avoir recours à de nouvelles architectures et à de nouvelles solutions technologiques permettant de supporter les exigences de ce domaine. La deuxième phase de ce travail a été réservée à la validation et à l’optimisation d’un ensemble de descripteurs visuels de la norme MPEG-7 pour la segmentation temporelle de la vidéo. Ceci constitue une étude de cas par l’étude d’un exemple important de techniques d’analyse du contenu AV utilisées dans une grande diversité d’applications. L’étude proposée constitue également une étape de préparation à l’implémentation matérielle de ces techniques dans le contexte de conception d’accélérateurs matériels pour l’indexation automatique de la vidéo par le contenu en temps réel. Dans ce cadre différentes transformations algorithmiques ont été proposées dans le but d’assurer une meilleure Adéquation Algorithme Architecture (AAA) et d’améliorer les performances des algorithmes étudiés. La troisième phase de ce travail a été consacrée à l’étude de la conception d’opérateurs matériels dédiés pour les techniques d’analyse du contenu AV ainsi qu’à l’étude de l’exploitation des nouvelles technologies des systèmes reconfigurables pour la mise en œuvre de SORC pour l’indexation automatique de la vidéo. Plusieurs architectures matérielles ont été proposées pour les descripteurs étudiés et différents concepts liés à l’exploitation de la technologie reconfigurable et les SORC ont été explorés (méthodologies et outils associés pour la conception de tels systèmes sur puce, technologie et méthodes pour la reconfiguration dynamique et partielle, plateformes matérielles à base d’FPGA, structure d’un SORC pour l’indexation de la vidéo par le contenu, etc.).

Download or read book TRAITEMENT BAS NIVEAU D IMAGES EN TEMPS REEL ET CIRCUITS RECONFIGURABLES written by MARCELO.. ALVES DE BARROS and published by . This book was released on 1994 with total page 207 pages. Available in PDF, EPUB and Kindle. Book excerpt: CE TRAVAIL DECRIT UNE APPROCHE DE HAUT NIVEAU POUR LA CONCEPTION ET L'IMPLANTATION MATERIELLE D'OPERATEURS DEDIES AU TRAITEMENT BAS NIVEAU D'IMAGES (TBNI) EN TEMPS REEL. NOUS EXPLOITONS LES CARACTERISTIQUES DE FLEXIBILITE DES CIRCUITS RECONFIGURABLES DU TYPE FPGA SRAM, POUR CREER DES SYSTEMES DEDIES MATERIELS AINSI QUE DES SYSTEMES MIXTES, LOGICIELS ET MATERIELS, DOTES D'UN DEGRE D'ERGONOMIE QUI PERMET A UN UTILISATEUR DE TBNI DE MANIPULER AISEMENT DES VARIABLES ARCHITECTURALES ET TECHNOLOGIQUES. L'APPROCHE EST FONDEE SUR LA DEFINITION D'UN SYSTEME MATERIEL DE TBNI MULTIFORME, CAPABLE DE S'ADAPTER A UNE ARCHITECTURE POTENTIELLE DEDUITE DE LA DESCRIPTION, PAR L'UTILISATEUR DE TBNI, DU PARALLELISME POTENTIEL DE SON ALGORITHME. NOUS DEVELOPPONS UN FORMALISME DE DESCRIPTION, BASE SUR UNE MODELISATION DE L'APPLICATION AUX NIVEAUX ALGORITHMIQUE, ARCHITECTURAL ET TECHNOLOGIQUE. CETTE MODELISATION EST ASSOCIEE A UN GRAPHE ETIQUETE DONT LES NUDS SONT DES OPERATEURS SPECIFIQUES PRECARACTERISES AUX TROIS NIVEAUX. UN LANGAGE GRAPHIQUE ASSOCIE EST DEDUIT, PERMETTANT LA REPRESENTATION D'UN SYSTEME DEDIE DE TBNI A PARTIR D'UN ENSEMBLE REDUIT DE PRIMITIVES DE BASE, TOUT EN AUTORISANT UNE EXPLICITATION DU PARALLELISME SPATIAL ET TEMPOREL. L'IMPLANTATION MATERIELLE EST BASEE SUR UN MODELE DE CALCUL A FLOTS DE DONNEES SYNCHRONE ET UN MODELE ARCHITECTURAL PIPELINE. L'EXPLOITATION DES AVANTAGES DE LA TECHNOLOGIE ET LA COMPENSATION DE SES LIMITATIONS SONT GUIDEES PAR DES ADEQUATIONS ALGORITHME-ARCHITECTURE ET PAR UNE PERSONNALISATION DU PROCESSUS DE PLACEMENT ET ROUTAGE DES CIRCUITS. UNE METHODE D'EVALUATION DU COUT EN SURFACE ET DE LA PERFORMANCE TEMPORELLE EST DEFINIE POUR PERMETTRE UNE ANALYSE DE FAISABILITE ET GUIDER UNE IMPLANTATION SELON UNE APPROCHE MULTI-FPGA. UNE ARCHITECTURE D'ENVIRONNEMENT MATERIEL DE BASE, ADAPTEE AUX PROPRIETES DU TBNI ET AUX CARACTERISTIQUES DES CIRCUITS FPGA XILINX EST PROPOSEE. UNE PLATE-FORME CONSTITUEE D'UN ENSEMBLE D'OUTILS LOGICIELS ET BIBLIOTHEQUES, AINSI QUE DES VERSIONS REDUITES DE L'ENVIRONNEMENT MATERIEL DE BASE ONT ETE DEVELOPPES. ATTEIGNANT DEJA UNE PARTIE DU DEGRE D'ERGONOMIE QUE PERMET L'APPROCHE D'IMPLANTATION PROPOSEE, ELLE PERMET DEJA DE TESTER DE NOMBREUSES APPLICATIONS. ELLE A PERMIS DE VALIDER NOTRE APPROCHE ET DE TESTER LES APPLICATIONS REALISEES, ET CONSTITUE UN OUTIL D'AIDE A L'ENSEIGNEMENT DE TBNI, D'ARCHITECTURES ET D'IMPLANTATION MATERIELLE SUR DES FPGAS XILINX

Download or read book M thodologie de parall lisation d algorithmes de traitement d images pour une ex cution temps r el written by Nai͏̈ma Aassine and published by . This book was released on 1997 with total page 142 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'OBJECTIF DU TRAVAIL PRESENTE DANS CE MEMOIRE EST DE PROPOSER UNE METHODE DE PARALLELISATION D'ALGORITHMES DE TRAITEMENT D'IMAGES POUR UNE EXECUTION TEMPS REEL. POUR L'EXECUTION TEMPS REEL, IL EST NECESSAIRE DE DETERMINER UN ENSEMBLE DE CONCEPTS ET DE PARAMETRES MIS EN JEU POUR OPTIMISER LA PARALLELISATION. LA METHODOLOGIE RECOUVRE TOUTES LES ETAPES DE SPECIFICATION ET DE REALISATION TECHNIQUE. L'OBTENTION DE PERFORMANCES OPTIMALES EST REALISEE PAR UNE ETUDE QUI PREND EN COMPTE LE PARALLELISME POTENTIEL DE L'APPLICATION, LES PARALLELISMES EFFECTIFS DE LA MACHINE ET LA STRATEGIE D'ALLOCATION. LA PREMIERE PARTIE PRESENTE LES APPORTS POSSIBLES PAR UNE ARCHITECTURE MULTIPROCESSEUR ET LE PARALLELISME POTENTIEL QU'UNE APPLICATION PEUT RENFERMER. L'ARCHITECTURE ET LE PARALLELISME POTENTIEL DE L'APPLICATION SONT DECRITS PAR DES GRAPHES LOGICIEL ET MATERIEL. LA SECONDE PARTIE DECRIT LES TRANSFORMATIONS DE GRAPHE DE TYPE ADEQUATION ALGORITHME ARCHITECTURE. CES TRANSFORMATIONS PASSENT PAR UNE ALLOCATION. L'ALLOCATION EST DONNEE PAR UNE FONCTION POLYNOMIALE QUI VA DECRIRE LA METHODE DE PLACEMENT/ORDONNANCEMENT SOUS CONTRAINTES. APRES AVOIR ETABLIT LES DIFFERENTES ETAPES, NOUS AVONS APPLIQUE NOTRE METHODE A LA CARACTERISATION DES TEXTURES PAR LES CHAMPS DE MARKOV DANS UNE IMAGE. L'IMPLANTATION, SUR LE DSP TMS320C40, A ETE REALISEE A L'AIDE DE L'OUTIL SYNDEX.

Download or read book ETUDE D UNE METHODOLOGIE D IMPLANTATION DE FONCTIONS LOGIQUES ADAPTEES AU TRAITEMENT D IMAGES DANS UN FPGA written by SANDRA.. BOUCHARD and published by . This book was released on 1999 with total page 189 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE, REALISEE AU LABORATOIRE LE2I, EST CONSACREE A L'IMPLANTATION DE FONCTIONS LOGIQUES ADAPTEES AU TRAITEMENT D'IMAGES SUR DES CIRCUITS PROGRAMMABLES, LES FPGA. UNE PREMIERE PARTIE A PRESENTE BRIEVEMENT LE FPGA ET SON UTILISATION EN TRAITEMENT D'IMAGES. LA PROCEDURE D'IMPLANTATION SUR FPGA A ETE RAPPELEE. DANS LA DEUXIEME PARTIE, NOUS AVONS RECHERCHE PARMI LES METHODES EXISTANTES, UNE TECHNIQUE ADAPTEE A NOS BESOINS. CELA NOUS A CONDUITS A DEVELOPPER NOTRE PROPRE METHODE. LA TROISIEME PARTIE NOUS PRESENTE LE SOLVEUR REALISE A L'AIDE DE METHODES DE RESOLUTION PAR CONTRAINTES : SCORE(FD/B) ET SCORE(FD/I), QUI EST LIMITE PAR LA MEMOIRE. DANS LA QUATRIEME PARTIE, NOUS AVONS ORIENTE NOS RECHERCHES VERS LA DECOMPOSITION FONCTIONNELLE ET NOUS AVONS DEVELOPPE NOTRE PROPRE METHODE DE DECOMPOSITION DE FONCTIONS APPELEE CODAGE-SELECTION. CETTE METHODE SYSTEMATIQUE A PU ETRE AMELIOREE PAR DES OPTIMISATIONS ET NOTAMMENT, LA PERMUTATION DES ENTREES. LA CINQUIEME PARTIE EXPOSE EN DETAIL LES ALGORITHMES GENETIQUES ET LEUR APPORT A NOTRE METHODE, LA SIXIEME PARTIE ETANT CONSACREE AUX RESULTATS OBTENUS A L'AIDE DE CETTE METHODE. NOUS AVONS COMPARE CES RESULTATS AVEC CEUX OBTENUS PAR ALLIANCE M1, LOGICIEL COMMERCIAL D'IMPLANTATION. LA DERNIERE PARTIE PRESENTE DEUX AUTRES METHODES DE DECOMPOSITION DE FONCTIONS QUI PRESENTENT UNE POSSIBILITE DE CHOIX QUANT A LA METHODE A UTILISER SUIVANT LES FONCTIONS A IMPLANTER.

Download or read book VERS UN APPARIEMENT DYNAMIQUE D IMAGES written by FRANCOIS.. LE COAT and published by . This book was released on 2000 with total page 140 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE PROJET DE RECHERCHE PORTE SUR DEUX ASPECTS DE LA MISE AU POINT D'UN DISPOSITIF ELECTRONIQUE DE GUIDAGE D'UN ROBOT AERIEN AUTONOME. IL S'AGIT, GRACE A UN CAPTEUR PASSIF : UNE CAMERA, DE METTRE AU POINT UN ALGORITHME DE VISION, QUI PERMETTE LE RECALAGE DU ROBOT PAR RAPPORT A UNE TRAJECTOIRE CONNUE. NOUS DISPOSONS D'IMAGES PRISES LORS D'UNE PHASE DE RECONNAISSANCE, QUI DEVRONT ETRE APPARIEES AUX IMAGES DE MISSION, AFIN DE POUVOIR SITUER LE ROBOT. CETTE ETUDE PORTE SUR LA CONCEPTION D'UN ALGORITHME, EN AYANT POUR BUT SON IMPLANTATION ELECTRONIQUE DANS UN DISPOSITIF MATERIEL EMBARQUABLE PERMETTANT L'ANALYSE TEMPS REEL DES DONNEES CAPTEES. L'ALGORITHME CONSISTE EN UN RECALAGE PROJECTIF, PAR UNE APPROXIMATION BIDIMENSIONNELLE DU FLOT OPTIQUE, GRACE A UN MODELE GEOMETRIQUE EXPLICITE DE TRANSFORMATION 2D. POUR LES TRAITEMENTS DE BAS NIVEAU, IL A ETE CONCU A PARTIR DE LA REFORMULATION DE L'ALGORITHME DE PROGRAMMATION DYNAMIQUE. LE BUT DE CETTE FORMULATION EST LA CAPACITE A IMPLANTER CELUI-CI SUR LA MAILLE D'UN PROCESSEUR SYSTOLIQUE DONT LES PERFORMANCES TEMPORELLES SOIENT SATISFAISANTES. L'ARCHITECTURE VISEE COMPORTE UN VLSI DEDIE AU CALCUL DU CHAMP DE DEPLACEMENT ET UN PROCESSEUR DE TRAITEMENT DE SIGNAL (DSP) CAPABLE DE CALCULER LA TRANSFORMATION PROJECTIVE ISSUE DES DEUX IMAGES COMPAREES. L'ALGORITHME A ETE CONCU ET EVALUE AVEC LA PERSPECTIVE DE SA REALISATION MATERIELLE (METHODOLOGIE D'ADEQUATION ENTRE CELUI-CI ET SA REALISATION) QUI CONSTITUE LA DEUXIEME PHASE DE CE PROJET. LA DEUXIEME PHASE CONSISTE EN LA REALISATION MATERIELLE D'UN PROTOTYPE DE CALCULATEUR PERMETTANT DE SATISFAIRE LES CONTRAINTES STRICTES. CE CALCULATEUR EST VALIDE GRACE A UNE IMPLANTATION ET UNE EVALUATION SUR UN FPGA (FIELD PROGRAMMABLE GATE ARRAY) A L'AIDE D'UN LANGAGE DE DESCRIPTION MATERIELLE (VHDL). DES RESULTATS TEMPORELS ET QUALITATIFS SONT OBTENUS. LA PORTABILITE ET L'EXTENSIBILITE DU DISPOSITIF SONT AUSSI PROUVEES, CE QUI GARANTI LA PERENNITE DES TRAVAUX.