Download or read book Circuits d di s l tude des m canismes de vieillissement dans les technologies CMOS avanc es written by Marine Saliva and published by . This book was released on 2015 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans la chaine de développement des circuits, une attention particulière doit être portée sur le comportement en fiabilité des dispositifs MOS comme briques de base des circuits avancés CMOS lors du développement d'une technologie. Au niveau du dispositif, les comportements des différents mécanismes de dégradation sont caractérisés. A l'opposé dans le prototype final, le produit est caractérisé dans des conditions accélérées de vieillissement, mais seuls des paramètres macroscopiques peuvent être extraits. Un des objectifs de cette thèse a été de faire le lien entre le comportement en fiabilité d'un circuit ou système et ses briques élémentaires. Le second point important a consisté à développer des solutions de tests dites 'intelligentes' afin d'améliorer la testabilité et le gain de place des structures, pour mettre en évidence le suivi du vieillissement des circuits et la compensation des dégradations. Une autre famille de solutions a consisté à reproduire directement dans la structure l'excitation ou la configuration réelle vue par les dispositifs ou circuits élémentaires lors de leur vie d'utilisation (lab in situ).

Download or read book CMOS Memory Circuits written by Tegze P. Haraszti and published by Springer Science & Business Media. This book was released on 2007-05-08 with total page 567 pages. Available in PDF, EPUB and Kindle. Book excerpt: CMOS Memory Circuits is a systematic and comprehensive reference work designed to aid in the understanding of CMOS memory circuits, architectures, and design techniques. CMOS technology is the dominant fabrication method and almost the exclusive choice for semiconductor memory designers. Both the quantity and the variety of complementary-metal-oxide-semiconductor (CMOS) memories are staggering. CMOS memories are traded as mass-products worldwide and are diversified to satisfy nearly all practical requirements in operational speed, power, size, and environmental tolerance. Without the outstanding speed, power, and packing density characteristics of CMOS memories, neither personal computing, nor space exploration, nor superior defense systems, nor many other feats of human ingenuity could be accomplished. Electronic systems need continuous improvements in speed performance, power consumption, packing density, size, weight, and costs. These needs continue to spur the rapid advancement of CMOS memory processing and circuit technologies. CMOS Memory Circuits is essential for those who intend to (1) understand, (2) apply, (3) design and (4) develop CMOS memories.

Download or read book CMOS Time Mode Circuits and Systems written by Fei Yuan and published by CRC Press. This book was released on 2018-09-03 with total page 403 pages. Available in PDF, EPUB and Kindle. Book excerpt: Time-mode circuits, where information is represented by time difference between digital events, offer a viable and technology-friendly means to realize mixed-mode circuits and systems in nanometer complementary metal-oxide semiconductor (CMOS) technologies. Various architectures of time-based signal processing and design techniques of CMOS time-mode circuits have emerged; however, an in-depth examination of the principles of time-based signal processing and design techniques of time-mode circuits has not been available—until now. CMOS Time-Mode Circuits and Systems: Fundamentals and Applications is the first book to deliver a comprehensive treatment of CMOS time-mode circuits and systems. Featuring contributions from leading experts, this authoritative text contains a rich collection of literature on time-mode circuits and systems. The book begins by presenting a critical comparison of voltage-mode, current-mode, and time-mode signaling for mixed-mode signal processing and then: Covers the fundamentals of time-mode signal processing, such as voltage-to-time converters, all-digital phase-locked loops, and frequency synthesizers Investigates the performance characteristics, architecture, design techniques, and implementation of time-to-digital converters Discusses time-mode delta-sigma-based analog-to-digital converters, placing a great emphasis on time-mode quantizers Includes a detailed study of ultra-low-power integrated time-mode temperature measurement systems CMOS Time-Mode Circuits and Systems: Fundamentals and Applications provides a valuable reference for circuit design engineers, hardware system engineers, graduate students, and others seeking to master this fast-evolving field.

Download or read book Etude des m canismes de d gradation des transistors MOS haute tension des technologies CMOS et BiCMOS avanc es written by Damien Lachenal and published by . This book was released on 2007 with total page 215 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'intégration de transistors haute tension sur une base CMOS afin de créer des systèmes sur puce plus complets implique une augmentation des problèmes de fiabilité dont l'origine provient des forts champs électriques utilisés vis-à-vis de l'épaisseur d'oxyde de grille déposée. Ce manuscrit de thèse évalue la fiabilité du transistor NLDMOS en technologie SOI pour différentes conditions de stress (Ibmax, Vgmax, ON, OFF à fort Vds). Selon le type de stress appliqué, la localisation des états d'interfaces est différente. Les différentes cinétiques de dégradation du courant linéaire ont été modélisées grâce à l'enrichissement du modèle R-D ainsi que par la mise en place d'une nouvelle méthode permettant d'extraire rapidement avec plus de précision les durées de vie et tensions maximums applicables sur le drain. Finalement, l'évaluation de la fiabilité d'un circuit analogique basée sur le vieillissement du NLDMOS a été réalisée à partir des modèles semi-empiriques proposés.

Download or read book CMOS Digital Circuit Technology written by Masakazu Shoji and published by . This book was released on 1988 with total page 456 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Multi voltage CMOS Circuit Design written by Volkan Kursun and published by John Wiley & Sons. This book was released on 2006 with total page 256 pages. Available in PDF, EPUB and Kindle. Book excerpt: This book presents an in-depth treatment of various power reduction and speed enhancement techniques based on multiple supply and threshold voltages. A detailed discussion of the sources of power consumption in CMOS circuits will be provided whilst focusing primarily on identifying the mechanisms by which sub-threshold and gate oxide leakage currents are generated. The authors present a comprehensive review of state-of-the-art dynamic, static supply and threshold voltage scaling techniques and discuss the pros and cons of supply and threshold voltage scaling techniques.

Download or read book CMOS CIRCUIT DESIGN LAYOUT AND SIMULATION written by R. Jacob Baker and published by . This book was released on 2009-03-01 with total page 1080 pages. Available in PDF, EPUB and Kindle. Book excerpt: Market_Desc: This is an advanced-level textbook or reference for engineers, engineering managers, layout designers, layout draftsmen, computer engineers, professors, and computer scientists. Special Features: · The content of the second edition has been updated to reflect CMOS technology's movement into nanometer sizes.· Discussions on phase-and delay-locked loops, mixed-signal circuits, data converters, and circuit noise· More than 1,000 figures, 200 examples, and over 500 end-of-chapter problems· In-depth coverage of both analog and digital circuit-level design techniques· Real-world process parameters and design rules· The book's website (cmosedu.com) provides examples, solutions, and SPICE simulation netlists. About The Book: In this second edition, the authors have taken a new, two path approach to the topic. They develop design techniques for both long- and short-channel CMOS technologies and then compare the two. This approach results in explanations that are multi-dimensional and allows the reader deep insight into the design process. Complete with layout software for the PC, this exceptionally comprehensive presentation of CMOS integrated circuit design will guide you through the process of implementing a chip from the physical definition through the design and simulation of the finished chip.

Download or read book Fully Depleted SOI CMOS Circuits and Technology for Ultralow Power Applications written by Takayasu Sakurai and published by Springer Science & Business Media. This book was released on 2006-04-11 with total page 436 pages. Available in PDF, EPUB and Kindle. Book excerpt: 5. 2 RF Building Blocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214 5. 2. 1 Piezoelectric Oscillators. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215 5. 2. 2 Voltage Reference Generator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 5. 2. 3 Transmit/Receive Switches. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224 5. 2. 4 Low-Noise Amplifiers (LNAs). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 5. 2. 5 Power Amplifiers (PAs). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 5. 2. 6 Mixers and Image-Rejection Receiver . . . . . . . . . . . . . . . . . . . . . . . . 230 5. 2. 7 Voltage-Controlled Oscillator (VCO). . . . . . . . . . . . . . . . . . . . . . . . . . 242 5. 2. 8 Limiting Amplifiers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248 5. 2. 9 gm-C Filters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250 5. 3 A/D and D/A Converters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254 5. 3. 1 Cyclic A/D Converter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255 5. 3. 2 Sigma-Delta A/D Converter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264 5. 3. 3 Current-Steering D/A Converter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270 5. 4 DC-DC Converter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276 5. 4. 1 Design of DC-DC Converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276 5. 4. 2 Switched-Capacitor (SC)-Type Converter. . . . . . . . . . . . . . . . . . . 276 5. 4. 3 Buck Converter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279 5. 4. 4 Applicable Zones for SC-Type and Buck Converters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283 5. 4. 5 On-chip Distributed Power Supplies for Ultralow-Power LSIs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285 5. 5 I/O and ESD-Protection Circuitry for Ultralow-Power LSIs . . 291 5. 5. 1 Standard Interface Trends. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291 5. 5. 2 Problems with I/O Circuits for 0. 5-V/3. 3-V Conversion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292 5. 5. 3 Guidelines for Design of Interface Circuits. . . . . . . . . . . . . . . . . 293 5. 5. 4 Performance of I/O Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 5. 5. 5 ESD Protection with FD-SOI Devices . . . . . . . . . . . . . . . . . . . . . . . . 298 5. 5. 6 Design and Layout Requirements for ESD Protection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300 5. 6 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303 References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304 viii 6. SPICE Model for SOI MOSFETs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 6. 1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 6. 2 SPICE Model for SOI MOSFETs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307 6. 3 Parameter Extraction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309 6. 4 Example of SOI MOSFET Simulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Download or read book Contribution la conception de circuits int gr s analogiques en technologie CMOS basse tension pour application aux instruments d observation de la Terre written by Denis Standarovski and published by . This book was released on 2005 with total page 239 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le présent mémoire de thèse s'inscrit dans la problématique d'intégration de chaînes vidéo spatiales CCD dédiées aux instruments d'observation de la Terre. La solution présentée à travers cette étude consiste à concevoir des circuits intégrés spécifiques (ASIC) analogiques avec des technologies CMOS sub-microniques basse-tension, principalement développées pour les circuits numériques complexes. A partir de l'étude des chaînes vidéo, une étude approfondie est consacrée au circuit E/B car cette fonction est limitante des performances des chaînes vidéo CCD. L'étude approfondie des architectures de circuits E/B combinée à des études de conception de circuits rail-to-rail nous permet de démontrer la faisabilité de la chaîne vidéo dans ces technologies : deux démonstrateurs sont ainsi réalisés en technologie CMOS 0.6{mu]m et BiCMOS 0.35[mu]m permettant d'envisager la réalisation d'une chaîne vidéo complète 20Mechs/s - 12bits.

Download or read book Handbook of Digital CMOS Technology Circuits and Systems written by Karim Abbas and published by Springer. This book was released on 2020-01-15 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: This book provides a comprehensive reference for everything that has to do with digital circuits. The author focuses equally on all levels of abstraction. He tells a bottom-up story from the physics level to the finished product level. The aim is to provide a full account of the experience of designing, fabricating, understanding, and testing a microchip. The content is structured to be very accessible and self-contained, allowing readers with diverse backgrounds to read as much or as little of the book as needed. Beyond a basic foundation of mathematics and physics, the book makes no assumptions about prior knowledge. This allows someone new to the field to read the book from the beginning. It also means that someone using the book as a reference will be able to answer their questions without referring to any external sources.

Download or read book Digital CMOS Circuit Design written by Marco Annaratone and published by Springer. This book was released on 1986-07-31 with total page 388 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book CMOS Voltage References written by Chi-Wah Kok and published by John Wiley & Sons. This book was released on 2013-02-06 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A practical overview of CMOS circuit design, this book covers the technology, analysis, and design techniques of voltage reference circuits. The design requirements covered follow modern CMOS processes, with an emphasis on low power, low voltage, and low temperature coefficient voltage reference design. Dedicating a chapter to each stage of the design process, the authors have organized the content to give readers the tools they need to implement the technologies themselves. Readers will gain an understanding of device characteristics, the practical considerations behind circuit topology, and potential problems with each type of circuit. Many design examples are used throughout, most of which have been tested with silicon implementation or employed in real-world products. This ensures that the material presented relevant to both students studying the topic as well as readers requiring a practical viewpoint. Covers CMOS voltage reference circuit design, from the basics through to advanced topics Provides an overview of basic device physics and different building blocks of voltage reference designs Features real-world examples based on actual silicon implementation Includes analytical exercises, simulation exercises, and silicon layout exercises, giving readers guidance and design layout experience for voltage reference circuits Solution manual available to instructors from the book’s companion website This book is highly useful for graduate students in VLSI design, as well as practicing analog engineers and IC design professionals. Advanced undergraduates preparing for further study in VLSI will also find this book a helpful companion text.

Download or read book Fiabilit et variabilit temporelle des technologies CMOS FDSOI 28 20nm du transistor au circuit int gr written by Damien Angot and published by . This book was released on 2014 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La course à la miniaturisation requiert l'introduction d'architectures de transistors innovantes enremplacement des technologies conventionnelles sur substrat de silicium. Ainsi la technologie UTBB-FDSOI permet d'améliorer notablement l'intégrité électrostatique et assure une transition progressive vers les structures 3D multigrilles. Ces dispositifs diffèrent des structures conventionnelles par la présence d'un oxyde enterré qui va non seulement modifier l'électrostatique mais également introduire une nouvelle interface de type Si/SiO2 sujette à d'éventuelles dégradations. Par ailleurs, la réduction des dimensions des transistors s'accompagne d'une augmentation de la dispersion des paramètres électriques. En parallèle, le vieillissement de ces transistors introduit une forme additionnelle de variabilité : la variabilité temporelle, qu'il convient d'intégrer à cette composante moyenne de dégradation. Ce travail de thèse est développé sur quatre chapitres, où nous nous intéressons dans le premier chapitre aux évolutions technologiques nécessaires pour passer des technologies CMOS standards (40LP, 28LP) à cette technologie UTBB-FDSOI. Puis dans le second chapitre, nous abordons la dégradation moyenne des transistors et l'impact de l'architecture sur la fiabilité des dispositifs, étudiés sur les mécanismes de dégradations NBTI et HCI. Le troisième chapitre donne au niveau transistor une description analytique et physique de la variabilité temporelle induite par le NBTI. Enfin, cette variabilité temporelle est intégrée au niveau cellules SRAM dans le quatrième chapitre afin de prédire les distributions des tensions minimums de fonctionnement (Vmin) des mémoires SRAM.

Download or read book ETUDE ET DEVELOPPEMENT DE TECHNOLOGIES D ISOLATION CMOS POUR CIRCUITS INTEGRES ULSI written by Didier Save and published by . This book was released on 1988 with total page 180 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'ISOLATION DES CIRCUITS CMOS EST UNE DES CLES DE LEUR MINIATURISATION EXTREME. LES TECHNOLOGIES D'ISOLATION DE L'ULSI DEVRONT ELIMINER LES RISQUES DE COURANTS DE FUITE ET DE "LATCH UP" A LA PERIPHERIE DU CAISSON, AINSI QUE LES PHENOMENES PERIMETRIQUES, DUS A L'ISOLATION DE CHAMP, QUI DEGRADENT LES PERFORMANCES DES PETITS TRANSISTORS (TENSION DE SEUIL, CAPACITE DE DIFFUSION). L'ISOLATION DIELECTRIQUE DU CAISSON PAR TRANCHEE PROFONDE EST CHOISIE ICI POUR SA COMPATILIBITE AVEC LES FILIERES DE FABRICATION EXISTANTES. LA PRINCIPALE DIFFICULTE DE LA TECHNIQUE RESIDE DANS LA GRAVURE PARFAITEMENT VERTICALE DES TRANCHEES. LE REMPLACEMENT DE L'ISOLATION DE CHAMP, PAR OXYDATION LOCALISEE DU SILICIUM (LOCOS), PAR UNE TECHNIQUE DE DEPOTS D'OXYDE DE SILICIUM NIVELLES (BOX) NECESSITE LA MISE AU POINT D'UN PROCEDE DE "PLANARISATION" DE L'OXYDE. LA MISE EN PLACE DE LA FILIERE TECHNOLOGIQUE ET LA CONCEPTION DES DISPOSITIFS DE TEST SONT FINALEMENT EXPOSEES

Download or read book High speed Clock and Data Recovery Circuits in CMOS Technology microform written by Afshin Rezayee and published by National Library of Canada = Bibliothèque nationale du Canada. This book was released on 2003 with total page 250 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book ETUDE ET REALISATION EN TECHNOLOGIE CMOS DE CIRCUITS D ACQUISITION DE SIGNAUX ANALOGIQUES written by GEOFFROY.. KLISNICK and published by . This book was released on 1995 with total page 275 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TECHNOLOGIES D'INTEGRATION DES CIRCUITS ANALOGIQUES RAPIDES NE SE LIMITENT PLUS AUX FAMILLES BIPOLAIRES. LES CIRCUITS INTEGRES CMOS, ORIGINELLEMENT PREVUS POUR DES APPLICATIONS NUMERIQUES, PRESENTENT UNE FAIBLE CONSOMMATION ELECTRIQUE, UN HAUT TAUX D'INTEGRATION ET UN FAIBLE COUT DE REVIENT. CES AVANTAGES BIEN CONNUS ASSOCIES AUX AMELIORATIONS APPORTEES AUX NOUVELLES TECHNOLOGIES CMOS EN FONT DORENAVANT DES ELEMENTS DE CHOIX POUR LES FONCTIONS ANALOGIQUES, DANS LA MESURE OU CES TECHNOLOGIES PERMETTENT EN OUTRE DE REALISER DES CIRCUITS MIXTES MELANT SUR LA MEME PUCE DES FONCTIONS ANALOGIQUES RAPIDES ET DES FONCTIONS NUMERIQUES VLSI. MEME SI DES PERFORMANCES (TELLES QUE LA REPONSE FREQUENTIELLE, L'AMPLITUDE DE GAIN, LES TENSIONS DE DECALAGE) DES CIRCUITS ANALOGIQUES CMOS SONT ENCORE MOINDRES QUE CELLES DE LEURS CONFRERES BIPOLAIRES SUR SILICIUM OU MESFET SUR ASGA, D'EXCELLENTS RESULTATS PEUVENT ETRE OBTENUS EN PARTICULIER PAR OPTIMISATION DES SCHEMAS EXISTANTS, GRACE A UNE ETUDE APPROFONDIE, ET A LA PROPOSITION DE STRUCTURES ELECTRIQUES ORIGINALES. C'EST DANS CET ESPRIT QUE CETTE THESE PRESENTE L'ETUDE ET LA CONCEPTION EN ASIC CMOS DE STRUCTURES ANALOGIQUES ELEMENTAIRES (SOURCE DE COURANT, TRANSISTOR CASCODE) ET DE STRUCTURES ANALOGIQUES PLUS COMPLEXES (AMPLIFICATEURS OPERATIONNELS, COMPARATEURS, CONVERTISSEURS ANALOGIQUE-NUMERIQUE)

Download or read book Etude de la fiabilit des technologies CMOS avanc es written by Chittoor Ranganathan Parthasarathy and published by . This book was released on 2006 with total page 254 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans ce travail, nous examinons les aspects de la dégradation des dispositifs MOSFETs dus aux porteurs chauds du canal(CHC) et aux instabilités à haute température sous polarisation négative (NBTI), du point de vue de la caractérisation et de la modélisation, dans l'objectif de développer des solutions largement utilisables pour simuler ces conditions de dégradation dans les circuits analogiques et numériques. De telles solutions représentent un besoin pressant dans le contexte de la miniaturisation extrême des dispositifs CMOS et devant la complexité croissante des produits utilisant ces dispositifs, nécessitant l'évaluation de leur fiabilité lors des étapes de conception des circuits. Ce travail s'adresse aux technologies CMOS actuelles des nœuds 65nm et 90nm présentant des transistors NMOS et PMOS avec des épaisseurs d'oxyde de grille de 1.3nm à 6.5nm. Nous avons proposé une méthodologie robuste pour extraire la dégradation des paramètres des transistors soumis à la dégradation NBTI et caractérisée par une nouvelle technique à la volée dite "On-The-Fly"(OTF), avec laquelle les mesures sont effectuées sans interrompre le stress. Nous avons étudié le phénomène de guérison partielle de la dégradation ou "recovery", qui est une des caractéristiques clés du NBTI comme au cours de certaines conditions de dégradations CHC. Nous avons proposé une nouvelle méthode de caractérisation de la dégradation en combinant des trains de polarisations de stress ou patterns" avec la technique OTF. Nous avons soumis les dispositifs à de multiples combinaisons de polarisations NBTI, NBTI et CHC, CHC et nous avons utilisé cette technique sur les transistors PMOS et NMOS à canal court et canal long. Cette méthode permet l'observation et la modélisation des caractéristiques de la dégradation NBTI et CHC dans une perspective unifiée qui éclaire la compréhension des mécanismes de dégradation dans les dispositifs impliquant le recovery. Nous avons proposé un modèle complet pour la dégradation NBTI. Ce modèle inclut précisément la dégradation NBTI et les dynamiques du recovery aussi bien que les différents constituants des composantes de la dégradation. L'effet de la commutation des signaux caractérisés par la fréquence, le rapport cyclique en phase NBTI et l'amplitude du signal ont été analysés et inclus dans le modèle. Le modèle est complété en formulant les paramètres en modèle SPICE (BSIM4) nécessaires à la représentation des dispositifs dégradés par le NBTI. La caractérisation et la modélisation de la dégradation CHC suivent le modèle standard des électrons chanceux ou Lucky-Electron Model où l'évaluation de la dégradation est associée au courant substrat. Nous proposons une amélioration de ce modèle en courant substrat pour pouvoir ajuster les résultats sur un grand intervalle en Vds et Vgs, pour différentes familles de dispositifs NMOS. Nous avons également incorporé à la modélisation et à la simulation des dégradations anormales observées sous dégradation CHC dans des familles de dispositifs à oxyde de grille épais. Nous décrivons le développement d'une méthodologie de simulation, mettant en lumière ses différents aspects fondamentaux. Nous incorporons dans les modèles du simulateur les différents modes de dégradation décrits ci-dessus et montrons les bons accords entre les simulations et les mesures sur silicium. Par la suite, nous étendons l'analyse aux circuits digitaux et analogiques. De nombreuses classes de circuits de plus en plus complexes ont été analysées de l'inverseur à la PLL et au convertisseur ADC, utilisant les modèles et la méthodologie de simulation développée. Cette méthodologie tout au long de ce travail forme la première pierre pour traiter les phénomènes de dégradation dans les dispositifs des générations technologiques actuelles, autant que les bases nécessaires à l'évaluation de la fiabilité des circuits en fonctionnement réel qui sont soumis à l interaction entre les diverses polarisations de stress.