Download or read book Sur la verification formelle de circuits logiques written by Université de Montréal. Département d'Informatique et de Recherche Opérationnelle and published by . This book was released on 1986 with total page 40 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book PRIAM UN OUTIL DE VERIFICATION FORMELLE DE CIRCUITS INTEGRES DIGITAUX written by JEAN-CHRISTOPHE.. MADRE and published by . This book was released on 1990 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: TITRE FRANCAIS: PRIAM, UN OUTIL DE VERIFICATION FORMELLE DE CIRCUITS INTEGRES DIGITAUX. DIVERS TYPES DE CONTRAINTES IMPOSENT AUX PRODUCTEURS DE CIRCUITS DIGITAUX A HAUT DEGRE D'INTEGRATION DE CONCEVOIR DES CIRCUITS ZERO DEFAUT. CET OBJECTIF EST TRES DIFFICILE A ATTEINDRE A CAUSE DE LA COMPLEXITE INTRINSEQUE DES ALGORITHMES INTEGRES DANS LE SILICIUM ET DES OPTIMISATIONS FAITES PAR LES CONCEPTEURS POUR OBTENIR DES CIRCUITS TRES RAPIDES. CECI EXPLIQUE LES INVESTISSEMENTS IMPORTANTS FAITS PAR CES PRODUCTEURS DANS LES TECHNIQUES ET OUTILS DE VERIFICATION. DANS LES METHODOLOGIES ACTUELLES, LA VERIFICATION FONCTIONNELLE EST PRESQUE EXCLUSIVEMENT REALISEE PAR SIMULATION. UN ORDINATEUR EXCITE UN MODELE DU CIRCUIT EN MEMOIRE AVEC DES STIMULI PROVENANT DE L'ENVIRONNEMENT DE FONCTIONNEMENT NORMAL DE CE CIRCUIT ET ON VERIFIE QUE LES REPONSES DU CIRCUIT SONT CORRECTES. CETTE METHODE DE VERIFICATION EST D'UNE PART COUTEUSE ET D'AUTRE PART ELLE NE PEUT PAS ETRE EXHAUSTIVE POUR DES CIRCUITS NON TRIVIAUX, A CAUSE DE LA CROISSANCE EXPONENTIELLE DU NOMBRE DE STIMULI A CONSIDERER EN FONCTION DU NOMBRE D'ENTREES ET DE REGISTRES DU CIRCUIT. DE NOUVELLES TECHNIQUES SONT DONC NECESSAIRES. NOUS PRESENTONS ICI LES CONCEPTS ORIGINAUX QUI NOUS ONT PERMIS DE DEVELOPPER PRIAM, UN OUTIL AUTOMATIQUE DE VERIFICATION FORMELLE DE CIRCUITS. LE CUR DE PRIAM EST UN PUISSANT DEMONSTRATEUR EN LOGIQUE PROPORTIONNELLE BASE SUR UNE NOUVELLE FORME CANONIQUE DE CETTE LOGIQUE, LES GRAPHES DE DECISION TYPES, INVENTES PAR JEAN-PAUL BILLON AU CENTRE DE RECHERCHE DE BULL. AUTOUR DE CE DEMONSTRATEUR A ETE DEVELOPPEE UNE TECHNIQUE ORIGINALE D'EXECUTION SYMBOLIQUE DES PROGRAMMES LDS LE LANGAGE DE DESCRIPTION DE CIRCUITS UTILISE CHE BULL, QUI PERMET DE DONNER A CES PROGRAMMES UNE FORME CANONIQUE DIRECTEMENT UTILISEE POUR EFFECTUER LES PREUVES.

Download or read book V rification formelle de circuits synchrones written by Michel Langevin and published by . This book was released on 1988 with total page 194 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Identification Modelling and Simulation written by M. H. Hamza and published by Anaheim [Calif.] ; Calgary : Acta Press. This book was released on 1987 with total page 554 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book V rification formelle de circuits synchrones microforme written by Michel Langevin and published by Montréal : Service des archives, Université de Montréal, Section Microfilm. This book was released on 1988 with total page 194 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book VERIFICATION FORMELLE D EQUIVALENCE DES SYSTEMES DIGITAUX SEQUENTIELS PAR SIMULATION SYMBOLIQUE written by GERD.. RITTER and published by . This book was released on 2001 with total page 160 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS PROPOSONS UNE NOUVELLE METHODOLOGIE DE SIMULATION SYMBOLIQUE, PERMETTANT LA VERIFICATION DES CIRCUITS SEQUENTIELS DECRITS A DES NIVEAUX D'ABSTRACTION DIFFERENTS. NOUS AVONS UTILISE UN OUTIL AUTOMATIQUE DE VERIFICATION FORMELLE AFIN DE MONTRER L'EQUIVALENCE ENTRE UNE DESCRIPTION STRUCTURELLE PRECISANT LES DETAILS DE REALISATION ET SA SPECIFICATION COMPORTEMENTALE. DES DESCRIPTIONS AU NIVEAU PORTES LOGIQUES ISSUES D'UN OUTIL DE SYNTHESE COMMERCIAL ONT ETE COMPAREES A DES SPECIFICATIONS COMPORTEMENTALES ET STRUCTURELLES AU NIVEAU TRANSFERT DE REGISTRES. CEPENDANT, IL N'EST PAS NECESSAIRE QUE LA SPECIFICATION SOIT SYNTHETISABLE NI QU'ELLE SOIT EQUIVALENTE A LA REALISATION A CHAQUE CYCLE D'HORLOGE. ULTERIEUREMENT CETTE METHODE POURRA AUSSI S'APPLIQUER A LA VERIFICATION DES PROPRIETES. LA SIMULATION SYMBOLIQUE EST EXECUTEE EN SUIVANT DES CHEMINS DONT L'OUTIL GARANTIT LA COHERENCE LOGIQUE. NOUS OBTENONS UN BON COMPROMIS ENTRE PRECISION ET VITESSE EN DETECTANT DES EQUIVALENCES GRACE A UN ENSEMBLE EXTENSIBLE DE TECHNIQUES. NOUS UTILISONS DES DIAGRAMMES DE DECISIONS BINAIRES (OBDD) POUR DETECTER LES EQUIVALENCES DANS CERTAINS CAS PARTICULIERS. NOUS EVITONS L'EXPLOSION COMBINATOIRE EN UTILISANT LES RESULTATS DES AUTRES TECHNIQUES DE DETECTION ET EN NE REPRESENTANT QU'UNE PETITE PARTIE DU PROBLEME A VERIFIER PAR DES DIAGRAMMES DE DECISIONS. LA COOPERATION DE TOUTES LES TECHNIQUES, ET LA GENERATION DE TRACES PERMETTANT LA CORRECTION D'ERREURS, ONT ETE RENDUES POSSIBLES PAR LE FAIT QUE NOUS ASSOCIONS DES RELATIONS A DES CLASSES D'EQUIVALENCE, AU LIEU DE MANIPULER DES EXPRESSIONS SYMBOLIQUES.

Download or read book Verification de circuits dans coq written by LINE. JAKUBIEC and published by . This book was released on 1999 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA VERIFICATION FORMELLE DE CIRCUITS INTEGRES GARANTIT DE FACON RIGOUREUSE LEUR FIABILITE. POUR CE FAIRE, LES ASSISTANTS DE PREUVE SONT DE PLUS EN PLUS UTILISES. LE SYSTEME COQ, BASE SUR LE CALCUL DES CONSTRUCTIONS INDUCTIVES AVEC TYPES CO-INDUCTIFS, PRESENTE DES PARTICULARITES INTERESSANTES ET ORIGINALES. NOUS ETUDIONS CE QUE CE SYSTEME PEUT APPORTER DANS LE DOMAINE DE LA SPECIFICATION ET DE LA VERIFICATION DE CIRCUITS. APRES AVOIR MONTRE L'INTERET DES TYPES DEPENDANTS POUR DONNER DES SPECIFICATIONS DE CIRCUITS PRECISES ET DONC FIABLES, NOUS UTILISONS LE MECANISME D'EXTRACTION COQ POUR SYNTHETISER UN CIRCUIT CORRECT PAR CONSTRUCTION. NOUS ILLUSTRONS CES ASPECTS SUR DES CIRCUITS COMBINATOIRES DONT L'ARCHITECTURE EST LINEAIRE ET NOUS ETUDIONS SUR CET EXEMPLE LES DIVERSES STRATEGIES DE PREUVE QU'OFFRE COQ. NOTRE ETUDE PORTE ENSUITE SUR LES CIRCUITS SEQUENTIELS SYNCHRONES SPECIFIES A L'AIDE DE TYPES CO-INDUCTIFS. CES TYPES PERMETTENT DE DEFINIR EN COQ DES OBJETS INFINIS COMME LES STREAMS. LES STRUCTURES ET LES COMPORTEMENTS DES CIRCUITS SONT MODELISES DE FACON UNIFORME PAR DES AUTOMATES, EUX-MEMES CARACTERISES PAR DES FONCTIONS CO-RECURSIVES SUR LES STREAMS. NOTRE APPROCHE EST HIERARCHIQUE ET MODULAIRE ET REPOSE SUR UN LEMME GENERAL QUI EXPRIME UNE EQUIVALENCE ENTRE DEUX STREAMS ISSUES RESPECTIVEMENT DE DEUX AUTOMATES. CE LEMME PREND EN COMPTE L'ESSENTIEL DE L'ASPECT TEMPOREL DE NOS PREUVES DE CORRECTION. NOUS APPLIQUONS ENSUITE CETTE METHODOLOGIE A UN CIRCUIT REEL, LE FAIRISLE ATM SWITCH ELEMENT.

Download or read book V rification formelle d quivalence des syst mes digitaux s quentiels par simulation symbolique written by Gerd Ritter (auteur(e) en génie électrique).) and published by . This book was released on 2007 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Nous proposons une nouvelle methodologie de simulation symbolique, permettant la verification des circuits sequentiels decrits a des niveaux d'abstraction differents. Nous avons utilise un outil automatique de verification formelle afin de montrer l'equivalence entre une description structurelle precisant les details de realisation et sa specification comportementale. Des descriptions au niveau portes logiques issues d'un outil de synthese commercial ont ete comparees a des specifications comportementales et structurelles au niveau transfert de registres. Cependant, il n'est pas necessaire que la specification soit synthetisable ni qu'elle soit equivalente a la realisation a chaque cycle d'horloge. Ulterieurement cette methode pourra aussi s'appliquer a la verification des proprietes. La simulation symbolique est executee en suivant des chemins dont l'outil garantit la coherence logique. Nous obtenons un bon compromis entre precision et vitesse en detectant des equivalences grace a un ensemble extensible de techniques. Nous utilisons des diagrammes de decisions binaires (obdd) pour detecter les equivalences dans certains cas particuliers. Nous evitons l'explosion combinatoire en utilisant les resultats des autres techniques de detection et en ne representant qu'une petite partie du probleme a verifier par des diagrammes de decisions. La cooperation de toutes les techniques, et la generation de traces permettant la correction d'erreurs, ont ete rendues possibles par le fait que nous associons des relations a des classes d'equivalence, au lieu de manipuler des expressions symboliques.

Download or read book METHODES DE VERIFICATION DE CIRCUITS DIGITAUX written by STEFAN.. KRISCHER and published by . This book was released on 1994 with total page 122 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE PROPOSE DES OUTILS POUR LA VERIFICATION FORMELLE DE LA CORRECTION DE CIRCUITS MATERIELS. POUR LA VERIFICATION DE LA CORRECTION D'UN CIRCUIT COMBINATOIRE PAR RAPPORT A SA SPECIFICATION, UNE NOUVELLE METHODE POUR SPECIFIER DES FONCTIONS BOOLEENNES EST PRESENTEE, LES SYSTEMES DE REECRITURE BOOLEENS (BTRS), PUIS UNE TRANSFORMATION D'UN BTRS EN DEUX EXPRESSIONS BOOLEENNES EST DECRITE QUI PERMET DE VERIFIER LA CORRECTION, LA COMPLETUDE ET LA COHERENCE D'UNE SPECIFICATION PAR RAPPORT A UNE IMPLEMENTATION. POUR LA VERIFICATION DE CIRCUITS SEQUENTIELS, DEUX NOUVEAUX ALGORITHMES QUI DECIDENT L'EQUIVALENCE ET L'INCLUSION DE DEUX MACHINES DE MEALY SONT INTRODUITS. CES PROBLEMES DE DECISION PEUVENT AUSSI ETRE VUS COMME CAS SPECIFIQUES DE LA VERIFICATION D'UN INVARIANT D'UNE MACHINE, A SAVOIR LA MACHINE PRODUIT. UN SURVOL UNIFORME ET GENERALISE SUR LES METHODES D'ITERATION DE POINT FIXE DECRIT L'ANALYSE DE L'ATTEIGNABILITE D'UNE MACHINE ET LE TEST DE LA NON-ATTEIGNABILITE D'UN ENSEMBLE D'ETATS. CES ALGORITHMES DE TEST D'EQUIVALENCE ET D'INCLUSION SONT IMPLEMENTES DANS LE LOGICIEL FANCY. FINALEMENT, LES APPLICATIONS EN PREUVE DE CIRCUITS DES DEMONSTRATEURS DE THEOREMES GENERAUX SONT EXPLOREES. UNE METHODE DE DESCRIPTION ET DE PREUVE DES CIRCUITS PARAMETRES COMBINATOIRES OU SEQUENTIELS PAR DES SYSTEMES DE REECRITURE EST PRESENTEE. DIFFERENTES SORTES DE PREUVES QUI ONT BESOIN DE TELLES DESCRIPTIONS SONT MONTREES: PAR REECRITURE (PROUVEURS LP OU REVE), PAR INDUCTION (LP), PAR CONSISTENCE (REVE), PAR DES ENSEMBLES TESTS (SPIKE)

Download or read book V rification formelle des syst mes num riques par d monstrations de th or mes application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Download or read book M thodes pour la v rification formelle de syst mes mat riels et logiciels architecture r guli re written by Eric Gascard and published by . This book was released on 2002 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre de cette thèse est l'utilisation des méthodes formelles pour la spécification et la validation de systèmes matériels et logiciels. Nos travaux se sont concentrés sur la validation formelle de systèmes à architecture régulière et paramétrable, circuits combinatoires itératifs d'une part, et applications distribuées s'exécutant sur des réseaux d'interconnexion symétriques d'autre part. La première partie de cette thèse est consacrée à la vérification formelle automatique de circuits à structure répétitive régulière. Un modèle de fonctions récursives est utilisé, le processus de preuve mettant en jeu des techniques inductives permet un raisonnement générique sur la taille du circuit. Le résultat présenté ici est une heuristique de généralisation de théorèmes inductifs spécialisée pour les modèles fonctionnels considérés. Cette méthode permet de produire les théorèmes généralisés ainsi que certains lemmes intermédiaires et d'automatiser ainsi le processus de vérification. La seconde partie propose une méthode de modélisation et de validation de programmes distribués sur les réseaux d'interconnexion symétriques. Les preuves sont ici paramétrées sur l'ordre du réseau (nombre de processeurs). Le modèle formel choisi pour la représentation des réseaux dans l'environnement de démonstration automatique est basé sur le concept de graphe de Cayley. Notre méthode prend en compte les opérations de communications collectives (diffusion, distribution, réduction) utilisées par les applications distribuées. La modélisation et la méthode de preuve développées permettent entre autres de s'abstraire du problème des communications point à point, et de raisonner au niveau du processeur. De plus, elle permet d'obtenir automatiquement les invariants nécessaires au preuves.

Download or read book V rification formelle des syst mes num riques par d monstrations de th or mes application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Download or read book V rification de circuits dans Coq written by Line Jakubiec and published by . This book was released on 1999 with total page 273 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA VERIFICATION FORMELLE DE CIRCUITS INTEGRES GARANTIT DE FACON RIGOUREUSE LEUR FIABILITE. POUR CE FAIRE, LES ASSISTANTS DE PREUVE SONT DE PLUS EN PLUS UTILISES. LE SYSTEME COQ, BASE SUR LE CALCUL DES CONSTRUCTIONS INDUCTIVES AVEC TYPES CO-INDUCTIFS, PRESENTE DES PARTICULARITES INTERESSANTES ET ORIGINALES. NOUS ETUDIONS CE QUE CE SYSTEME PEUT APPORTER DANS LE DOMAINE DE LA SPECIFICATION ET DE LA VERIFICATION DE CIRCUITS. APRES AVOIR MONTRE L'INTERET DES TYPES DEPENDANTS POUR DONNER DES SPECIFICATIONS DE CIRCUITS PRECISES ET DONC FIABLES, NOUS UTILISONS LE MECANISME D'EXTRACTION COQ POUR SYNTHETISER UN CIRCUIT CORRECT PAR CONSTRUCTION. NOUS ILLUSTRONS CES ASPECTS SUR DES CIRCUITS COMBINATOIRES DONT L'ARCHITECTURE EST LINEAIRE ET NOUS ETUDIONS SUR CET EXEMPLE LES DIVERSES STRATEGIES DE PREUVE QU'OFFRE COQ. NOTRE ETUDE PORTE ENSUITE SUR LES CIRCUITS SEQUENTIELS SYNCHRONES SPECIFIES A L'AIDE DE TYPES CO-INDUCTIFS. CES TYPES PERMETTENT DE DEFINIR EN COQ DES OBJETS INFINIS COMME LES STREAMS. LES STRUCTURES ET LES COMPORTEMENTS DES CIRCUITS SONT MODELISES DE FACON UNIFORME PAR DES AUTOMATES, EUX-MEMES CARACTERISES PAR DES FONCTIONS CO-RECURSIVES SUR LES STREAMS. NOTRE APPROCHE EST HIERARCHIQUE ET MODULAIRE ET REPOSE SUR UN LEMME GENERAL QUI EXPRIME UNE EQUIVALENCE ENTRE DEUX STREAMS ISSUES RESPECTIVEMENT DE DEUX AUTOMATES. CE LEMME PREND EN COMPTE L'ESSENTIEL DE L'ASPECT TEMPOREL DE NOS PREUVES DE CORRECTION. NOUS APPLIQUONS ENSUITE CETTE METHODOLOGIE A UN CIRCUIT REEL, LE FAIRISLE ATM SWITCH ELEMENT.

Download or read book FM 99 Formal Methods written by Jeannette M. Wing and published by Springer Science & Business Media. This book was released on 1999-09-13 with total page 955 pages. Available in PDF, EPUB and Kindle. Book excerpt: Formal methods are coming of age. Mathematical techniques and tools are now regarded as an important part of the development process in a wide range of industrial and governmental organisations. A transfer of technology into the mainstream of systems development is slowly, but surely, taking place. FM’99, the First World Congress on Formal Methods in the Development of Computing Systems, is a result, and a measure, of this new-found maturity. It brings an impressive array of industrial and applications-oriented papers that show how formal methods have been used to tackle real problems. These proceedings are a record of the technical symposium ofFM’99:alo- side the papers describingapplicationsofformalmethods,youwill ndtechnical reports,papers,andabstracts detailing new advances in formaltechniques,from mathematical foundations to practical tools. The World Congress is the successor to the four Formal Methods Europe Symposia, which in turn succeeded the four VDM Europe Symposia. This s- cession re?ects an increasing openness within the international community of researchers and practitioners: papers were submitted covering a wide variety of formal methods and application areas. The programmecommittee re?ects the Congress’s international nature, with a membership of 84 leading researchersfrom 38 di erent countries.The comm- tee was divided into 19 tracks, each with its own chair to oversee the reviewing process. Our collective task was a di cult one: there were 259 high-quality s- missions from 35 di erent countries.

Download or read book Outils de mise en uvre industrielle des techniques formelles written by BOULANGER Jean-Louis and published by Lavoisier. This book was released on 2012-04-16 with total page 402 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les techniques formelles réalisent des modèles de spécifications et/ou de conception et servent principalement à l'analyse statique de code, à la démonstration du respect de propriété et à la bonne gestion des calculs sur les flottants. Différents domaines tels les systèmes de transport, la production d'énergie ou la santé prennent en compte l'implémentation de ces méthodes pour satisfaire les exigences de sécurité élevées des systèmes critiques. Leur mise en œuvre dans le cadre d'une application industrielle (application de grande taille, contrainte de coût et de délais, etc.) ne peut se faire que par l'emploi d'outils suffisamment matures et performants. Cet ouvrage collectif présente des exemples concrets d'utilisation des techniques formelles comme la méthode B, SCADE, MaTeLo, ControlBuild, SparkAda et POLYSPACE et des techniques de vérification associées. Il en identifie aussi les avantages et les difficultés.

Download or read book TECHNIQUES SYMBOLIQUES POUR LA REDUCTION DES AUTOMATES D ETATS FINIS ET APPLICATION A LA VERIFICATION FORMELLE MODULAIRE ET L OPTIMISATION DE CIRCUITS SEQUENTIELS VLSI COMPLEXES written by FAHIM.. RAHIM and published by . This book was released on 1999 with total page 156 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES CIRCUITS VLSI (VERY LARGE SCALE INTEGRATION) SONT UTILISES DE MANIERE TRES COURANTE DANS LES PRODUITS ELECTRONIQUES MODERNES. DEPUIS LA CREATION DU PREMIER CIRCUIT INTEGRE EN 1959, LE NOMBRE DE TRANSISTORS UTILISE POUR FABRIQUER UN CHIP A DOUBLE PRATIQUEMENT TOUS LES ANS. COMME LA COMPLEXITE ET LES PERFORMANCES REQUISES DES VLSI ONT AUGMENTE DE MANIERE EXPONENTIELLE, LE PROCESSUS DE DESIGN A ETE RENDU AUTOMATIQUE EN UTILISANT DES OUTILS DE CAO (CONCEPTION ASSISTEE PAR ORDINATEUR). UN OUTIL DE CAO EST UN PROGRAMME QUE PEUT UTILISER LE CONCEPTEUR D'UN CIRCUIT INTEGRE DANS LE PROCESSUS DE DESIGN D'UN VLSI. CETTE THESE CHERCHE A RESOUDRE LE PROBLEME DE LA VERIFICATION FORMELLE AUTOMATIQUE D'UNE CLASSE DE CIRCUITS DIGITAUX, CE QUI EST UN ELEMENT CLE DE L'AUTOMATISATION DE CE PROCESSUS. NOUS NOUS INTERESSONS PLUS PARTICULIEREMENT AUX TECHNIQUES DITES DE MODEL-CHECKING QUI PERMETTENT DE DEMONTRER AUTOMATIQUEMENT SI UN CIRCUIT SE COMPORTE DE LA MANIERE VOULUE. CETTE THESE PRESENTE PLUSIEURS METHODES DITES D'ABSTRACTION OU REDUCTION POUR PERMETTRE LA VERIFICATION DE MODELE SUR DES CIRCUITS DE GRANDE TAILLE. EN OUTRE NOUS PRESENTONS EN ANNEXE DE CETTE THESE COMMENT LES TECHNIQUES MISES EN UVRE POUR LE MODEL-CHECKING PEUVENT ETRE AUSSI UTILISEES POUR LA SYNTHESE DE CIRCUITS SEQUENTIELS, NOTAMMENT POUR L'EVALUATION DE LA CONSOMMATION ET L'OPTIMISATION EN VUE DE REDUIRE LA CONSOMMATION.

Download or read book V rification formelle d applications r parties caract risation logique d une quivalence de comportement written by François Vernadat (professeur d'informatique).) and published by . This book was released on 1989 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: