Download or read book Mise en oeuvre des processeurs de traitement rapide du signal pour la conception de syst mes d di s l automatique written by Philippe Pierrot (auteur d'une thèse en Sciences appliquées).) and published by . This book was released on 1988 with total page 148 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'AUTOMATIQUE D'AUJOURD'HUI DOIT TRES SOUVENT PRODUIRE DES RESULTATS EN TEMPS REEL A L'AIDE DE TECHNIQUES NUMERIQUES. OR, DEPUIS LE DEBUT DES ANNEES 80, PLUSIEURS TYPES DE PROCESSEURS SPECIALISES DANS LE TRAITEMENT RAPIDE DU SIGNAL SONT APPARUS SUR LE MARCHE, PARMI LESQUELS LES RESEAUX DE PROCESSEURS A ARCHITECTURE SYSTOLIQUE ET LES PROCESSEURS A ARCHITECTURE HARVARD. IL NOUS A ALORS SEMBLE JUDICIEUX DE METTRE EN UVRE CES TECHNIQUES SUR CES NOUVEAUX OUTILS A NOTRE DISPOSITION DE MANIERE A AMELIORER LES PERFORMANCES DES SYSTEMES ACTUELS. APRES AVOIR JUSTIFIE LE REJET DE LA PREMIERE CATEGORIE DE PROCESSEURS, ET LE CHOIX QUE NOUS AVONS FAIT POUR LA SECONDE, NOUS EXPOSONS LES RESULTATS OBTENUS POUR TROIS CLASSES D'ALGORITHMES: 1) CEUX QUI UTILISENT DES FONCTIONS ARITHMETIQUES STANDARDS ET DES MANIPULATIONS DE MATRICES SIMPLES (MULTIPLICATION, ADDITION...): VERSION RECURSIVE DE L'ALGORITHME DES MOINDRES CARRES ET METHODE DU GRADIENT; 2) CEUX QUI, EN PLUS, NECESSITENT LA RESOLUTION DE SYSTEMES MATRICIELS: VERSION DIRECTE DE L'ALGORITHME DES MOINDRES CARRES ET METHODE DE NEWTON; 3) CEUX POUR LESQUELS IL FAUT METTRE EN UVRE DES TECHNIQUES D'INVERSION DE MATRICES: FILTRAGE DE KALMAN. DE PLUS, AVANT D'EVOQUER LES PERSPECTIVES D'APPLICATION, NOUS PROPOSONS UNE ARCHITECTURE DE CARTE MATERIELLE ADAPTEE A CES TACHES

Download or read book Mise en oeuvre des processeurs de traitement rapide du signal pour la conception de systemes dedies a l automatique written by Philippe Pierrot and published by . This book was released on 1988 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book MISE EN UVRE DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL DANS UN ENVIRONNEMENT PARALLELE ETUDE DE L ORDONNANCEMENT D ALGORITHMES PARALLELES written by PASCAL.. RISCHETTE and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TRAVAUX PRESENTES AU TRAVERS DE CE MEMOIRE SONT RELATIFS A LA CONCEPTION ET A LA REALISATION D'UN MODULE DE TRAITEMENT ADAPTE AUX EXIGENCES DES APPLICATIONS A FORT TAUX DE CALCULS. DANS LE PREMIER CHAPITRE, NOUS SITUONS LE CONTEXTE DE CETTE ETUDE ET NOUS DONNONS UNE VUE, AUSSI COMPLETE QUE POSSIBLE, DE L'ETAT DE L'ART EN MATIERE D'ARCHITECTURES PARALLELES. LE CHAPITRE SUIVANT EST CONSACRE A L'ARCHITECTURE ET AUX PERFORMANCES DES MICROPROCESSEURS RAPIDES RECENTS. NOUS PRESENTONS SUR LES TROIS PRINCIPALES ARCHITECTURES QUI SUSCITENT UN INTERET PRIVILEGIE DE LA PART DES UTILISATEURS: LES PROCESSEURS A JEU D'INSTRUCTIONS COMPLEXE, LES PROCESSEURS A JEU D'INSTRUCTIONS REDUIT ET LES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL. AU TROISIEME CHAPITRE, NOUS DETAILLONS L'ARCHITECTURE INTERNE DU PROCESSEUR DE SIGNAL RETENU COMME ELEMENT CENTRAL DANS L'ELABORATION DU MODULE DE CALCUL RAPIDE. DANS LE QUATRIEME CHAPITRE, UN MODULE DE CALCUL RAPIDE, FONDE SUR LE CONCEPT DU PARALLELISME ET DONT L'ARCHITECTURE S'APPUIE SUR LES PERFORMANCES DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL, EST EXPOSE. NOUS ETUDIONS L'EXTENSION DU PARALLELISME PAR ADJONCTION DE PLUSIEURS MODULES. DE NOUVELLES ARCHITECTURES SONT EGALEMENT PROPOSEES, METTANT EN UVRE D'AUTRES PROCESSEURS, COMME LE PD77240 DE NEC ET LE DSP96002 DE MOTOROLA. LE DERNIER CHAPITRE EST CONSACRE A L'ORDONNANCEMENT D'ALGORITHMES PARALLELES. NOUS PROPOSONS UNE ETUDE DES CAS STATIQUE ET DYNAMIQUE, SOUS CONTRAINTES; CELLES-CI POUVANT ETRE D'ORDRE MATERIEL, COMME LE NOMBRE ET LE TYPE DE PROCESSEURS, OU TEMPOREL, COMME LE TEMPS MINIMUM D'EXECUTION D'UN ALGORITHME. LA PRESENTATION D'UN LOGICIEL D'ORDONNANCEMENT Y EST EGALEMENT ABORDEE. NOUS METTONS EN EVIDENCE LES PROBLEMES LIES AU TRANSFERT DU PROGRAMME ET DES DONNEES EN ETUDIANT LE COMPORTEMENT TEMPOREL D'UN ALGORITHME EN FONCTION DE L'IMPORTANCE DU TRANSFERT. ENFIN, NOUS APPORTONS DES SOLUTIONS PERMETTANT DE MASQUER CE TEMPS DE TRANSFERT DANS DIFFERENTS CAS DE FIGURES

Download or read book CONCEPTION ET REALISATION D UN SYSTEME DE TRAITEMENT NUMERIQUE DU SIGNAL AYANT COMME PRINCIPALE APPLICATION LA DECONVOLUTION RAPIDE EN TEMPS REEL written by RUI.. SEARA and published by . This book was released on 1984 with total page 286 pages. Available in PDF, EPUB and Kindle. Book excerpt: ALGORITHME UTILISE POUR REALISER LA DECONVOLUTION SYSTEME PROPOSE POUR REALISER LA DECONVOLUTION EN TEMPS REEL. PROCESSEUR RAPIDE SPECIALISE, MACHINE-MAITRE, APPLICATIONS ET RESULTATS

Download or read book LES ARCHITECTURES DE CIRCUITS DE TRAITEMENT DU SIGNAL A LA DEMANDE written by Eric Martin and published by . This book was released on 1986 with total page 412 pages. Available in PDF, EPUB and Kindle. Book excerpt: COMPARAISON DES DIVERS PROCESSUS DE TRAITEMENT DU SIGNAL ET SPECIFICITES DE CHAQUE TYPE D'ARCHITECTURE. OUTILS INTER-ACTIFS GRAPHIQUE D'EVALUATION. PROPOSITION D'UNE ARCHITECTURE OPTIMISEE. REALISATION D'UNE MACHINE DEDIEE A LA TRANSFORMEE DE FOURIER BIDIMENSIONNELLE SUR 5R POINTS COMPLEXES CODES SUR 16 BITS

Download or read book VLSI Digital Signal Processors written by Vijay Madisetti and published by Butterworth-Heinemann. This book was released on 1995 with total page 554 pages. Available in PDF, EPUB and Kindle. Book excerpt: This is the only book that offers a thorough treatment of the following: design and application of programmable digital signal processors; formal specification and optimization of signal processing architectures and circuits; high-level synthesis of DSP architectures and datapaths; detailed treatment of application-specific integrated circuits (ASICs); scheduling, allocation and assignment algorithms for multiple processor DSP systems; and hardware/software co-design issues in DSP. VLSI Digital Signal Processors: An Introduction to Rapid Prototyping and Design Synthesis provides a cohesive, quantitative and clear exposition of the implementation and prototyping of digital signal processing algorithms on programmable signal processors, parallel processing systems and application-specific ICs. Included are both programmable and dedicated digital signal processors, and discussions of the latest optimization methods and the use of computer-aided-design techniques.

Download or read book Contribution l tude de l implantation d algorithmes de traitement de signal sur plateformes DSP DSP et DSP FPGA written by Matthieu Torres and published by . This book was released on 2003 with total page 306 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le développement d'un système embarqué se compose généralement d'une phase de développement algorithmique et d'une phase d'implantation sur la cible. Les problèmes posés lors de cette phase sont la définition d'une architecture matérielle et la migration des algorithmes sur les différents circuits mis en œuvre. Les problèmes spécifiques dégagés par ce type d'étude conditionnent fortement la conception même des algorithmes. Ce mémoire est une contribution à l'étude et à l'optimisation de l'implantation d'algorithmes de traitement du signal sur deux plateformes à base de processeurs DSP. La première est constituée d'une architecture biprocesseur et la seconde est mixte FPGA-DSP. La première partie présente brièvement les processeurs DSP. Leurs caractéristiques seront exposées avant d'aborder les principales tendances d'évolution. La seconde partie traite de la réalisation du système biprocesseur, développé pour une application de mixage audionumérique. Dans un premier temps, le système est présenté puis les algorithmes mis en œuvre sont exposés, avant de décrire l'architecture matérielle et la phase d'implantation. La troisième partie traite d'une application de télécommunication portant sur un démodulateur MDP4 à la norme DVB-RCS. Le démonstrateur réalisé dans ce cas est un système mixte FPGA-DSP. Après avoir présenté le contexte de cette étude, le développement algorithmique est exposé. On s'intéresse ensuite à l'architecture du système, sur un plan matériel et logiciel, en détaillant l'optimisation et la phase de validation ainsi qu'en prenant en compte les problèmes spécifiques propres à ce type d'architecture mixte. Le travail de thèse présenté a été conduit en milieu industriel, au sein de la société ARBOS Ingénierie, avec le support amont et étroit du laboratoire UMOP/GESTE. Les deux projets sur lesquels ce travail s'appuie ont été menés en partenariat avec les sociétés Save Diffusion et EUTELSAT

Download or read book Conception d une architecture de processeur de signal VLSI programmable en langage volu et optimale dans le traitement d algorithmes rapides written by Ciro-Andrés Martinez Garcia-Moreno and published by . This book was released on 1988 with total page 338 pages. Available in PDF, EPUB and Kindle. Book excerpt: CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.

Download or read book tude d un syst me de communication num rique et mise en oeuvre par processeur d di au traitement du signal written by Mohamed Massaq and published by . This book was released on 2005 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book METHODOLOGIE DE CONCEPTION ARCHITECTURALE DES MEMOIRES POUR CIRCUITS DEDIES AU TRAITEMENT DU SIGNAL TEMPS REEL written by DANIEL.. CHILLET and published by . This book was released on 1997 with total page 225 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'AUGMENTATION DE COMPLEXITE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET DE L'IMAGE, SOUS CONTRAINTE DE TEMPS D'EXECUTION, ET LA PRISE EN COMPTE DE NOUVELLES CONTRAINTES (SURFACE, VITESSE, CONSOMMATION, ETC) REND L'EXPLORATION DE L'ESPACE DE CONCEPTION IRREALISABLE DE MANIERE MANUELLE. LE DEVELOPPEMENT DE PLATES FORMES DE CONCEPTION EST ALORS DEVENU UNE NECESSITE AFIN D'OFFRIR AU CONCEPTEUR DES OUTILS D'ESTIMATION ET DE SYNTHESE SEMI-AUTOMATIQUE PERMETTANT DE CONCEVOIR LES DIFFERENTES PARTIES D'UNE APPLICATION. DANS LA DERNIERE DECENNIE, LES METHODES D'ORDONNANCEMENT ET D'ASSIGNATION DES RESSOURCES (OPERATEURS, REGISTRES, ETC.) ONT DONNE NAISSANCE A DE NOMBREUX OUTILS DE SYNTHESE DE HAUT NIVEAU POUR LA CONCEPTION DES PARTIES OPERATIVE ET DE CONTROLE. TOUTEFOIS, SI CES OUTILS PERMETTENT DE CONCEVOIR DE MANIERE PLUS OU MOINS AUTOMATIQUE DE CES DEUX UNITES, IL N'EN EST PAS DE MEME POUR L'UNITE DE MEMORISATION QUI DOIT, LA PLUPART DU TEMPS, ETRE CONCUE EXPLICITEMENT. L'EVOLUTION DES APPLICATIONS, NOTAMMENT DANS LE DOMAINE DU TRAITEMENT DU SIGNAL, S'APPLIQUE NON SEULEMENT A LA PARTIE OPERATIVE DU SYSTEME, MAIS AUSSI ET SURTOUT A LA MEMORISATION ; CETTE DERNIERE POUVANT RAPIDEMENT DEVENIR LE POINT CRITIQUE DE LA MISE EN UVRE. L'OBJECTIF DE CETTE THESE EST DE PROPOSER UNE METHODOLOGIE DE SYNTHESE DES UNITES DE MEMORISATION POUR DES ALGORITHMES DE TRAITEMENT DU SIGNAL TEMPS REEL. CETTE METHODOLOGIE DEVRA S'INSCRIRE DANS UN FLOT DE CONCEPTION TRAITANT DANS UN PREMIER TEMPS LES UNITES DE CALCUL ET DE CONTROLE, ET PARALLELEMENT LES UNITES DE MEMORISATION ET DE COMMUNICATION. L'ENSEMBLE FORME UNE PLATE FORME DE DEVELOPPEMENT REUNISSANT DES OUTILS DE SYNTHESE ET/OU D'ANALYSE PERMETTANT DE CONCEVOIR DES SYSTEMES COMPLEXES. LA METHODOLOGIE DE CONCEPTION DES UNITES DE MEMORISATION DEVELOPPEE DURANT CETTE THESE EST ARTICULEE EN QUATRE PHASES : - L'ANALYSE DE LA DESCRIPTION COMPORTEMENTALE DE LA MEMOIRE : CETTE PHASE PERMET DE TRANSFORMER LA DESCRIPTION COMPORTEMENTALE AFIN QUE CELLE-CI SOIT COHERENTE VIS A VIS DE L'UNITE DE TRAITEMENT ; - LA SELECTION D'UN ENSEMBLE DE COMPOSANTS REPONDANT AU MIEUX AUX BESOINS EXPRIMES DANS L'ALGORITHME : CETTE PHASE S'APPUIE SUR UNE EVALUATION DU COUT D'UN ENSEMBLE DE MEMOIRES CANDIDATES, CES MEMOIRES POUVANT ETRE SOIT INTERNES SOIT EXTERNES A L'ASIC ; - LA DISTRIBUTION DES DONNEES DANS LES DIFFERENTS BANCS MEMOIRE : CETTE PHASE EST ASSIMILABLE AU PROBLEME DE COLORATION DE GRAPHE AVEC UN NOMBRE MINIMUM DE COULEURS ; - LE PLACEMENT DES DONNEES DANS CHAQUE BANC ET LA GENERATION DES ADRESSES : L'OBJECTIF DE CETTE DERNIERE PHASE EST D'ATTRIBUER UN NUMERO DE POINT MEMOIRE A CHAQUE DONNEE TOUT EN MINIMISANT LA COMPLEXITE DES GENERATEURS D'ADRESSES. NOUS ILLUSTRERONS LES METHODES MISES EN UVRE DANS L'OUTIL DEVELOPPE ET NOUS PRESENTERONS LES RESULTATS DE SYNTHESES POUR DES APPLICATIONS REELLES DANS LE DOMAINE DU TRAITEMENT DU SIGNAL.

Download or read book Contribution la mise en uvre d une plate forme de prototypage rapide pour la conception des syst mes sur puce written by Abdelhalim Samahi and published by . This book was released on 2007 with total page 139 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux de cette thèse, menés dans le cadre du projet STARSoC (Synthesis Tool for Adaptive and Reconfigurable System-On-Chip), consistent à la mise en \oe{}uvre d'une méthodologie de conception de plates-formes SoC, basée sur un langage de description de haut niveau. Cette méthodologie propose un environnement de conception haut-niveau, basé sur des processus logiciels/matériels parallèles communicants. Un modèle Architectural multiprocesseur de référence est proposé. Ce modèle intègre des composants logiciels (processeurs) et des composants matériels (accélérateurs). Ces composants sont connectés au bus de communication via des interfaces génériques de communication. Un flot de conception complet composé principalement d'un générateur de logiciel et d'un générateur de matériel. Le générateur de logiciel permet d'extraire les programmes qui vont être exécutés par les processeurs, le générateur de matériel est dédié pour synthétiser la plate-forme matérielle. Ce dernier a pour rôle de générer les bus hiérarchiques en fonction des besoins de l'application avec les interfaces de communication nécessaires et de connecter les IPs (processeurs, accélérateurs, contrôleurs, etc.) autour du bus de communication. La méthodologie utilisée par l'outil STARSoC permet de réduire significativement le temps de conception de plate-formes multiprocesseur sur puce (MPSoC) intégrant des parties logicielles et matérielles. Plusieurs applications de traitement du signal et des images ont été développées pour valider l'efficacité de cette méthodologie.

Download or read book Architectures de processeurs pour le traitement num rique du signal written by Fausto Pellandini (Electrical engineer, Switzerland) and published by . This book was released on 1989 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Mise en oeuvre des processeurs de traitement rapide du signal dans un environnement parall le tude de l ordonnancement d algorithmes parall les written by Pascal Rischette and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book IMPLANTATION D ALGORITHMES RAPIDES SUR PROCESSEUR DE TRAITEMENT DU SIGNAL APPLICATION A L ANALYSE VIBRATOIRE DE MACHINES TOURNANTES written by FREDERIC.. CRAPART and published by . This book was released on 1995 with total page 195 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE TRAVAIL PRESENTE DANS CE MEMOIRE DECRIT L'APPLICATION DE TECHNIQUES D'ANALYSE A L'ETUDE DE VIBRATIONS MECANIQUES ET LA MISE EN UVRE SUR PROCESSEUR DE TRAITEMENT DU SIGNAL (DSP). IL MET EN EVIDENCE LES PROBLEMES D'ADEQUATION ALGORITHMES ARCHITECTURES EN TEMPS REEL APPLIQUE AU CONTROLE EN LIGNE NON DESTRUCTIF DE MACHINES TOURNANTES. LES METHODES D'ANALYSE UTILISEES CONCERNENT LE DOMAINE DE L'ANALYSE SPECTRALE NON PARAMETRIQUE: LA TRANSFORMEE DE FOURIER DISCRETE ET LA TRANSFORMEE DE HARTLEY DISCRETE DANS LEUR VERSION RAPIDE ET LEUR VERSION GLISSANTE AVEC UNE FENETRE DE PONDERATION. L'OUTIL D'ANALYSE ET DE TRAITEMENT REALISE EST CONSTITUE D'UNE PARTIE MATERIELLE ET D'UNE PARTIE LOGICIELLE. LA PARTIE A L'IMPLANTATION DES ALGORITHMES SUR LE PROCESSEUR ADSP-2101 PRESENTE L'ARCHITECTURE INTERNE DU PROCESSEUR ET LES FORMATS DES NOMBRES LES MIEUX ADAPTES A NOTRE ETUDE. L'IMPLANTATION DHALGORITHMES RAPIDES AINSI QUE DIFFERENTES FONCTIONS UTILITAIRES ANNEXES (ROUTINE D'ECHANTILLONNAGE, FONCTION ZOOM) SONT ENSUITE DECRITES EN FONCTION DE L'ORGANISATION DE LA MEMOIRE ET DU FORMAT DES NOMBRES UTILISES. ILS SONT ENSUITE VALIDES DANS LE CADRE DE L'ANALYSE VIBRATOIRE SUR DES MACHINES REELLES. ENFIN, NOUS PROPOSONS D'OPTIMISER LE TRAITEMENT EN ECHANTILLONNANT DE FACON SYNCHRONE PAR ESTIMATION POLYNOMIALE DE LA DUREE D'UN TOUR DE ROTATION ET NOUS MONTRONS QUE L'ENSEMBLE CONCU ET REALISE PEUT OPERER DANS DE TELLES CONDITIONS

Download or read book M thode de conception rapide d architecture massivement parall le sur puce written by Mouna Baklouti Kammoun and published by . This book was released on 2010 with total page 183 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux présentés dans cette thèse s’inscrivent dans le cadre des recherches menés sur la conception et implémentation des systèmes sur puce à hautes performances afin d’accélérer et faciliter la conception ainsi que la mise en œuvre des applications de traitement systématique à parallélisme de données massif. Nous définissons dans ce travail un système SIMD massivement parallèle sur puce nommé mppSoC : massively parallel processing System on Chip. Ce système est générique et paramétrique pour s’adapter à l’application. Nous proposons une démarche de conception rapide et modulaire pour mppSoC. Cette conception se base sur un assemblage de composants ou IPs. À cette fin, une bibliothèque mppSoCLib est mise en place. Le concepteur pourra directement choisir les composants nécessaires et définir les paramètres du système afin de construire une configuration SIMD répondant à ses besoins. Une chaîne de génération automatisée a été développée. Cette chaîne permet la génération automatique du code VHDL d’une configuration mppSoC modélisée à haut niveau d’abstraction (UML). Le code VHDL produit est directement simulable et synthétisable sur FPGA. Cette chaîne autorise la définition à un haut niveau d’abstraction d’une configuration adéquate à une application donnée. À partir de la simulation du code généré automatiquement, nous pouvons modifier la configuration dans une démarche d’exploration pour le moment semi-automatique. Nous validons mppSoC dans un contexte applicatif réel de traitement vidéo à base de FPGA. Dans ce même contexte, une comparaison entre mppSoC et d’autres systèmes montre les performances suffisantes et l’efficacité de mppSoC.

Download or read book M thodologie de conception automatique pour multiprocesseur sur puce h t rog ne written by Xinyu Li and published by . This book was released on 2009 with total page 145 pages. Available in PDF, EPUB and Kindle. Book excerpt: ITRS Semiconductor roadmap projects that hundreds of processors will be needed for future generation multiprocessor system on chip (MPSOC) designs. Current research topics contain modelling of multiprocessors and adequate levels of abstraction (TLM, RTL), performance evaluation and design space exploration, verification and test trough simulation or emulation. Design productivity is one of the most important challenges, which is a relatively new and open research issue. We propose to improve design productivity by raising IP reuse level to small scale multiprocessor (SSM) IP and by combining fast extension techniques for system level design automation in the framework of multi-FPGA emulator. In the thesis, different state-of-art NoC and MPSoC design methodologies are analyzed and compared to better understand the design approaches and to overcome their shortcomings. Then a fully automatic multi-objective design workflow is proposed for network on chip (NoC) at TLM (Transaction Level Modeling) level. The timing and area criteria extracted from RTL level are explored but not limited using the TLM NoC models of NoCexplorer, tool from Arteris. A linear programming methodology is provided as a solution for the organization and dimensioning of eFPGA reconfigurable area to maximize the efficiency of network on chip mapping. The main contribution is the automatic design flow for large scale MPSoC design based on the reuse of SSM IP. Based on it, an automatic design flow is proposed for data parallel and pipelined signal processing applications on multiprocessor with NoC, using cryptographic application TDES (Triple Data Encryption Standard) as an example. High level synthesis tool is used to generate hardware accelerators, which are added to explore the tradeoff in area-performance while still privileging multiprocessor basis for the implementation. OCP-IP NoC benchmarks are executed on the generated 48-core and 672-core multi-processor for performance evaluation. All the work done in this thesis is the basis of “MPSOC explorer”, an ongoing industrial project for large scale MPSoC design exploration supported by European Union and French government.

Download or read book ANALYSE ET SYNTHESE D ARCHITECTURES EN TRAITEMENT DU SIGNAL ET D IMAGES written by Olivier Sentieys and published by . This book was released on 1993 with total page 224 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM