Download or read book Les optimisations d algorithmes de traitement de signal sur les architectures modernes parall les et embarqu es written by Jean-Paul Perez-Seva and published by . This book was released on 2009 with total page 126 pages. Available in PDF, EPUB and Kindle. Book excerpt: Cette thèse s’intéresse aux méthodologies d’optimisation d’algorithmes de traitement de signal sur les architectures parallèles de processeurs embarqués. Cette étude a été réalisée dans le cadre de Kontron Modular Computers, entreprise spécialisée dans la conception de calculateurs et systèmes répondant à des contraintes d’utilisation en température, chocs et vibrations. L’état de l’art des différentes architectures destinées au milieu embarqué permet de mettre en évidence les différents outils d’optimisation mis à disposition par les concepteurs de processeurs. L’accent est particulièrement mis sur les solutions bénéfiques aux calculs flottants intensifs, tout en notifiant les points communs et les divergences entre les différents processeurs. Le choix de l’algorithme de transformée de Fourier, comme algorithme représentatif des applications de traitement de signal, permet de détailler étape par étape les différents choix d’optimisation dans le cas d’une implémentation sur un PowerPC 970FX. Nous montrons comment à partir d’un algorithme radix-2, il est possible de réduire au plus prés du minimum la complexité de calcul grâce à l’usage de l’instruction de multiplication addition fusionnée. Nous proposons enfin une méthodologie de programmation multi-architectures utilisant le retour d’expérience précédent afin d’optimiser l’ordonnancement des instructions constituant l’algorithme. Le contexte embarqué impose l’usage de processeurs aux fréquences inférieures à celles du marché des serveurs. De plus, les différentes contraintes régissant ce domaine d’application favorise la réduction du nombre de calculateurs. C’est ainsi, à travers la recherche d’un ordonnancement optimal des instructions, qu’il est possible de saturer le pipeline d’exécution de ces dernières et d’exploiter le maximum de performances de calcul des processeurs impliqués.

Download or read book Optimisations m moire dans la m thodologie AAA pour code embarqu sur architecture parall les written by Mickaël Raulet and published by . This book was released on 2006 with total page 229 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans le domaine de l'électronique embarquée, les applications de communications numériques et de traitement d'images imposent des contraintes de temps très fortes tout en admettant une limitation en ressources et performances des unités de traitement. La restriction quant à la mémoire utilisable peut être préjudiciable pour des domaines tels que le codage vidéo. Une solution pour atteindre les objectifs d'implantation temps-réel peut passer par une distribution sur une architecture matérielle parallèle. Cette problématique constitue le cadre de ces travaux. Plus précisément, il s'agit de développer un processus de prototypage rapide dédié aux architectures parallèles à base de plusieurs processeurs de traitement numérique du signal de dernière génération (FPGA, DSP). L'aspect optimisation du point de vue de la mémoire allouée est abordé ici de manière plus précise.La chaîne de prototypage a été élaborée autour de SynDEx, outil développé à l'INRIA basé sur la méthodologie AAA. Cette dernière vise à améliorer l'implantation d'un algorithme sur une architecture multi-processeurs en déterminant une distribution et ordonnancement optimaux. SynDEx réalise la phase d'adéquation proprement dite, et génère un exécutif indépendant de la cible. Nous avons dans un premier temps contribué à l'automatisation du processus sur cible multi-processeurs, en rajoutant d'une couche fonctionnelle, et en développant de nouveaux noyaux spécifiques pour des processeurs de traitement numérique du signal.Dans un contexte embarqué, nos préoccupations se sont ensuite penchées sur la minimisation de la mémoire pour le code généré. C'est un problème encore très ouvert pour des architectures multi-composants. La solution trouvée, grâce aux algorithmes de coloriage de graphe, aboutit à une amélioration significative des résultats d'implantation distribuée. Le portage vers des plates-formes multi-composants est aujourd'hui automatique, notamment en intégrant directement dans l'outil SynDEx l'optimisation mémoire. Une autre partie importante de ces travaux a concerné le développement et l'intégration, à travers notre processus de prototypage, d'applications conséquentes dans les domaines du traitement des images (MPEG-4, LAR) et celui des télécommunications (MC-CDMA, UMTS). Les résultats obtenus valident l'ensemble du processus proposé, et démontrent son adaptation à des systèmes globalement orientés traitement de l'information. Le mémoire se conclut en ouvrant sur de nouvelles perspectives, en s'intéressant notamment à des systèmes multi-couches réunissant des couches " transport " de télécommunication numériques et des couches " services " de traitement des images.

Download or read book CONCEPTION D ARCHITECTURES POUR TRAITEMENT DU SIGNAL EN PRECISION FINIE written by Jean-Marc Tourreilles and published by . This book was released on 1999 with total page 116 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE BUT DE CETTE THESE EST D'INTRODUIRE UNE CONTRAINTE DE QUALITE LORS DE LA PHASE DE SYNTHESE ARCHITECTURALE. L'IMPLANTATION D'UN ALGORITHME DE TRAITEMENT DU SIGNAL, SUR UN CIRCUIT NUMERIQUE REVIENT A ETABLIR CERTAINES TRANSFORMATIONS DE LA DESCRIPTION COMPORTEMENTALE POUR PRODUIRE UNE DESCRIPTION STRUCTURELLE. CES TRANSFORMATIONS INDUISENT DES ERREURS SUR LES RESULTATS EN SORTIE D'OPERATEURS. AINSI, NOUS POUVONS QUANTIFIER CETTE ERREUR ET ADAPTER LE FORMAT DES DONNEES AFIN DE SATISFAIRE UNE CONTRAINTE. CETTE DERNIERE VIENT S'AJOUTER AUX CONTRAINTES TEMPS REEL ET INFLUENCE L'OPTIMISATION DE LA CONSOMMATION LORS DE LA SYNTHESE ARCHITECTURALE. EN GUISE D'INTRODUCTION A CE CHAPITRE, NOUS PRESENTONS DEUX POINTS DE VUE CONCERNANT L'IMPLANTATION : CELUI DU CONCEPTEUR D'ALGORITHME DE TRAITEMENT DU SIGNAL ET CELUI DU CONCEPTEUR D'ARCHITECTURE. ENSUITE, NOUS DEFINISSONS LE DOMAINE RELIANT LE TRAITEMENT DU SIGNAL A L'ARCHITECTURE : L'ADEQUATION ALGORITHME ARCHITECTURE (A#3). CE DOMAINE A POUR OBJET D'OPTIMISER LA SYNTHESE DU CIRCUIT EN TENANT COMPTE DES CONTRAINTES DES DEUX DOMAINES. L'INTERET D'UNE IMPLANTATION EN VIRGULE FIXE EST LE FAIBLE COUT ARCHITECTURAL. MAIS LE FAIT DE CODER DES DONNEES APPARTENANT A UN ENSEMBLE FINI PROVOQUE DES DEBORDEMENTS ET DES ERREURS DE CALCUL QUI SONT MODELISEES EN DEFINISSANT DEUX CLASSES : LES ERREURS GENEREES ET LES ERREURS PROPAGEES. PARMI LES MODELES PRESENTES, NOUS RETIENDRONS UN MODELE GARANTISSANT LA GENERICITE DE LA METHODE D'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LA PRESENTATION DE CETTE METHODOLOGIE SE DIVISE EN TROIS POINTS. TOUT D'ABORD, NOUS DECRIVONS LA METHODOLOGIE DE CONCEPTION D'UN CIRCUIT NUMERIQUE. ENSUITE, NOUS PRESENTONS L'OUTIL DE SYNTHESE ARCHITECTURALE GAUT. ENFIN, NOUS DETAILLONS NOTRE METHODOLOGIE D'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LE BUT D'UN OUTIL DE SYNTHESE ARCHITECTURALE EST D'OBTENIR UNE DESCRIPTION STRUCTURELLE DE L'ARCHITECTURE A PARTIR D'UNE DESCRIPTION COMPORTEMENTALE DE L'ALGORITHME, ET SOUS CONTRAINTES (PRINCIPALEMENT TEMPS REEL). LES SPECIFICATIONS DES DIFFERENTS OUTILS EXISTANT SONT BASEES SUR DES MODELES DE FLOTS DE DONNEES ET DE CONTROLE (CDFG). CES MODELES PERMETTENT DE RASSEMBLER TOUTES LES INFORMATIONS RELATIVES A L'ALGORITHME, EN PARTICULIER LE PARALLELISME POTENTIEL DES TRAITEMENTS QUI SERA EXPLOITE DANS LA PHASE DE SYNTHESE. L'OBJECTIF DE CETTE METHODOLOGIE EST DE TROUVER LE MEILLEUR JEU DE FORMATS DE REPRESENTATION DES DONNEES GARANTISSANT UN RAPPORT SIGNAL A BRUIT DE CALCUL INFERIEUR A UNE CONTRAINTE SPECIFIEE PAR LE CONCEPTEUR. LA METHODOLOGIE SE DECOMPOSE SUIVANT TROIS AXES. NOUS DEFINISSONS DES FONCTIONS ELEMENTAIRES PERMETTANT DE SPECIFIER LES ELEMENTS DU GRAPHE EN FONCTION OBJECTIFS DES TRANSFORMATIONS (DYNAMIQUE, RECADRAGE ET BRUIT DE CALCUL). ENSUITE, NOUS ETABLISSONS UNE STRATEGIE D'APPLICATION DE CES FONCTIONS ELEMENTAIRES. ENFIN, NOUS DEFINISSONS LES CONTRAINTES LIEES A L'APPLICATION DE CES FONCTIONS. LA MISE EN UVRE DE NOTRE METHODOLOGIE S'APPLIQUE AU NIVEAU DU GRAPHE FLOT DE DONNEES (DFG) ISSU DE LA COMPILATION DU CDFG. LE FAIT DE TRAVAILLER A UN HAUT NIVEAU CONFERE A NOTRE METHODE UN CARACTERE INDEPENDANT DE L'OUTIL DE SYNTHESE ARCHITECTURALE UTILISE. LA PREMIERE ETAPE CONSISTE A MODELISER LES OPERATIONS AFIN D'OBTENIR DES FONCTIONS ELEMENTAIRES, EN TERME DE DYNAMIQUE, DE RECADRAGE ET DE BRUIT DE CALCUL. NOUS DEFINISSONS UNE STRATEGIE DE COMPOSITION DE CES FONCTIONS ELEMENTAIRES AFIN DE POUVOIR EXPLORER UNE STRUCTURE DE TYPE GRAPHE FLOT. LA DERNIERE ETAPE CONSISTE A DEFINIR UNE METHODE GENERALE EN APPLIQUANT SUCCESSIVEMENT DES TRANSFORMATIONS BASEES SUR LES FONCTIONS ELEMENTAIRES (PRIMITIVES). CECI NOUS PERMET D'OBTENIR UN NOUVEAU GRAPHE A PARTIR DUQUEL LA SYNTHESE FOURNIT LE GRAPHE MATERIEL. LES TRANSFORMATIONS APPLIQUEES A CE GRAPHE SONT LE CALCUL DE LA DYNAMIQUE, LE RECADRAGE DES DONNEES ET L'EVALUATION DE LA PUISSANCE DE BRUIT DE CALCUL, CETTE DERNIERE NOUS PERMETTANT DE DETERMINER LE FORMAT ADAPTE A LA CONTRAINTE. NOUS PROPOSONS DEUX METHODES POUR SUPPRIMER LES PHENOMENES DE DEBORDEMENT : LE RECADRAGE INTERNE ET LE RECADRAGE EXTERNE. LE RECADRAGE INTERNE CONSISTE A OPERER UN DECALAGE DES QU'UN DEPASSEMENT EST OBSERVE. LE RECADRAGE EXTERNE CONSISTE A PROPAGER, SUR LES VARIABLES D'ENTREE, LES PRIMITIVES RECADRAGE APPLIQUEES LORS DU RECADRAGE INTERNE. L'EVALUATION DE LA PUISSANCE DE BRUIT DE CALCUL EST BASEE SUR UN PARCOURS DU GRAPHE FLOT DE DONNEES ET SUR L'APPLICATION DES MODELES CONSIDERES. A PARTIR DE L'EXPRESSION ANALYTIQUE DE LA PUISSANCE DE BRUIT DE CALCUL ET DE LA CONTRAINTE RAPPORT SIGNAL A BRUIT DE CALCUL, NOUS DETERMINONS LE NOMBRE DE BITS DE L'ARCHITECTURE CIBLE. POUR ILLUSTRER CETTE METHODOLOGIE, NOUS DETAILLERONS SON APPLICATION SUR LE FILTRE A REPONSE IMPULSIONNELLE FINIE (FIR 16), LA TRANSFORMEE DE FOURIER RAPIDE (FFT) ET LA TRANSFORMEE EN ONDELETTES DISCRETE (DWT). CETTE METHODE NOUS PERMET D'OPTIMISER L'ADEQUATION ALGORITHME ARCHITECTURE SOUS CONTRAINTE DE RAPPORT S

Download or read book LES ARCHITECTURES DE CIRCUITS DE TRAITEMENT DU SIGNAL A LA DEMANDE written by Eric Martin and published by . This book was released on 1986 with total page 412 pages. Available in PDF, EPUB and Kindle. Book excerpt: COMPARAISON DES DIVERS PROCESSUS DE TRAITEMENT DU SIGNAL ET SPECIFICITES DE CHAQUE TYPE D'ARCHITECTURE. OUTILS INTER-ACTIFS GRAPHIQUE D'EVALUATION. PROPOSITION D'UNE ARCHITECTURE OPTIMISEE. REALISATION D'UNE MACHINE DEDIEE A LA TRANSFORMEE DE FOURIER BIDIMENSIONNELLE SUR 5R POINTS COMPLEXES CODES SUR 16 BITS

Download or read book Advanced Signal Processing Algorithms Architectures and Implementations X written by Franklin T. Luk and published by Society of Photo Optical. This book was released on 2000 with total page 484 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book MISE EN UVRE DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL DANS UN ENVIRONNEMENT PARALLELE ETUDE DE L ORDONNANCEMENT D ALGORITHMES PARALLELES written by PASCAL.. RISCHETTE and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TRAVAUX PRESENTES AU TRAVERS DE CE MEMOIRE SONT RELATIFS A LA CONCEPTION ET A LA REALISATION D'UN MODULE DE TRAITEMENT ADAPTE AUX EXIGENCES DES APPLICATIONS A FORT TAUX DE CALCULS. DANS LE PREMIER CHAPITRE, NOUS SITUONS LE CONTEXTE DE CETTE ETUDE ET NOUS DONNONS UNE VUE, AUSSI COMPLETE QUE POSSIBLE, DE L'ETAT DE L'ART EN MATIERE D'ARCHITECTURES PARALLELES. LE CHAPITRE SUIVANT EST CONSACRE A L'ARCHITECTURE ET AUX PERFORMANCES DES MICROPROCESSEURS RAPIDES RECENTS. NOUS PRESENTONS SUR LES TROIS PRINCIPALES ARCHITECTURES QUI SUSCITENT UN INTERET PRIVILEGIE DE LA PART DES UTILISATEURS: LES PROCESSEURS A JEU D'INSTRUCTIONS COMPLEXE, LES PROCESSEURS A JEU D'INSTRUCTIONS REDUIT ET LES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL. AU TROISIEME CHAPITRE, NOUS DETAILLONS L'ARCHITECTURE INTERNE DU PROCESSEUR DE SIGNAL RETENU COMME ELEMENT CENTRAL DANS L'ELABORATION DU MODULE DE CALCUL RAPIDE. DANS LE QUATRIEME CHAPITRE, UN MODULE DE CALCUL RAPIDE, FONDE SUR LE CONCEPT DU PARALLELISME ET DONT L'ARCHITECTURE S'APPUIE SUR LES PERFORMANCES DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL, EST EXPOSE. NOUS ETUDIONS L'EXTENSION DU PARALLELISME PAR ADJONCTION DE PLUSIEURS MODULES. DE NOUVELLES ARCHITECTURES SONT EGALEMENT PROPOSEES, METTANT EN UVRE D'AUTRES PROCESSEURS, COMME LE PD77240 DE NEC ET LE DSP96002 DE MOTOROLA. LE DERNIER CHAPITRE EST CONSACRE A L'ORDONNANCEMENT D'ALGORITHMES PARALLELES. NOUS PROPOSONS UNE ETUDE DES CAS STATIQUE ET DYNAMIQUE, SOUS CONTRAINTES; CELLES-CI POUVANT ETRE D'ORDRE MATERIEL, COMME LE NOMBRE ET LE TYPE DE PROCESSEURS, OU TEMPOREL, COMME LE TEMPS MINIMUM D'EXECUTION D'UN ALGORITHME. LA PRESENTATION D'UN LOGICIEL D'ORDONNANCEMENT Y EST EGALEMENT ABORDEE. NOUS METTONS EN EVIDENCE LES PROBLEMES LIES AU TRANSFERT DU PROGRAMME ET DES DONNEES EN ETUDIANT LE COMPORTEMENT TEMPOREL D'UN ALGORITHME EN FONCTION DE L'IMPORTANCE DU TRANSFERT. ENFIN, NOUS APPORTONS DES SOLUTIONS PERMETTANT DE MASQUER CE TEMPS DE TRANSFERT DANS DIFFERENTS CAS DE FIGURES

Download or read book Traitement num rique des signaux written by Murat Kunt and published by EPFL Press. This book was released on 1996-01-01 with total page 420 pages. Available in PDF, EPUB and Kindle. Book excerpt: La transformation de Fourier (Vol. IV et VI) est un outil très précieux en traitement des signaux, elle intervient en particulier dans l'analyse spectrale, qui en est une application fondamentale. Avec les méthodes classiques, le calcul de cette transforma- tion par voie numérique nécessite un temps de calcul prohibitif. L'algorithme de cal- cul rapide - connu sous le nom de transformation de Fourier rapide (en anglais : Fast Fourier Transform ou FFT) — a permis de réduire considérablement ce temps de calcul. Plusieurs méthodes, en particulier un certain nombre de traitements non linéaires déve- loppés préalablement sur le plan théorique, ont pu être appliquées avec succès grâce à cet algorithme. Le traitement numérique des signaux bidimensionnels — c'est-à-dire des images — a également bénéficié très fortement de cet algorithme, dont l'introduction dans cette discipline a constitué un tournant. Les progrès technologiques continus dans le domaine des circuits intégrés, surtout à large échelle, ont permis la réduction des prix et des dimensions des systèmes numéri- ques, tout en permettant la conception de circuits de plus en plus complexes. C'est ainsi qu'on est passé des ordinateurs aux mini-ordinateurs, dont l'architecture peut être conçue de manière à optimiser les traitements numériques. Actuellement, des organes périphériques spécialisés, de complexité croissante, se développent pour augmenter la vitesse tout en maintenant un coût économiquement admissible. Le développement relativement récent des microprocesseurs a permis une miniaturisation plus grande tout en gardant l'avantage de la souplesse. Parallèlement, des circuits intégrés spécialisés, moins souples mais rapides, ont été développés permettant l'élaboration de systèmes de traitements numériques complexes qui travaillent en temps réel. Aujourd'hui, une gran- de partie des systèmes modernes de transmission de parole, de radar et de sonar sont entièrement numériques. Grâce aux progrès mentionnés précédemment, le traitement numérique de signaux est devenu, de nos jours, une discipline à part entière dont l'im- portance ne fait que croître. C'est pour les raisons citées ci-dessus que le volume XX s'insère dans le Traité d'Electricité, afin de couvrir le volet complémentaire du volume VI, tout en signalant les concepts similaires. Hormis quelques notions fondamentales sur la décomposition en série de Fourier — introduites dans le volume IV et développées dans le volume VI — la lecture du présent volume ne nécessite comme connaissances préalables, que les bases élémentaires de la théorie des probabilités, des fonctions complexes et du calcul matriciel.

Download or read book ANALYSE ET SYNTHESE D ARCHITECTURES EN TRAITEMENT DU SIGNAL ET D IMAGES written by Olivier Sentieys and published by . This book was released on 1993 with total page 224 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM

Download or read book Advanced Signal Processing Algorithms Architectures and Implementations XIII written by Franklin T. Luk and published by Society of Photo Optical. This book was released on 2003 with total page 620 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book CONTRIBUTION A L IMPLANTATION OPTIMISEE D ALGORITHMES BAS NIVEAU DE TRAITEMENT DU SIGNAL ET DES IMAGES SUR DES ARCHITECTURES MONO FPGA A L AIDE D UNE METHODOLOGIE D ADEQUATION ALGORITHME ARCHITECTURE written by AILTON FERNANDO.. DIAS and published by . This book was released on 2000 with total page 303 pages. Available in PDF, EPUB and Kindle. Book excerpt: CE TRAVAIL DECRIT UNE METHODOLOGIE D'IMPLANTATION OPTIMISEE D'ALGORITHMES BAS NIVEAU DE TRAITEMENT DU SIGNAL ET DES IMAGES SUR DES ARCHITECTURES MONO-FPGA A L'AIDE D'UNE METHODOLOGIE D'ADEQUATION ALGORITHME ARCHITECTURE, INTEGRANT LA SYNTHESE DES CHEMINS DE DONNEES ET DE CONTROLE DANS UN MODELE UNIFIE. CES ALGORITHMES SONT CARACTERISES PAR UNE GRANDE REGULARITE ET PAR LA REPETITION D'UN MOTIF. POUR LES SPECIFIER, NOUS AVONS CHOISI UN MODELE DE GRAPHES FACTORISES DE DEPENDANCES DE DONNEES, PUISQUE SA SEMANTIQUE EST TRES APPROPRIEE A LEUR DESCRIPTION COMPORTEMENTALE. UNE SPECIFICATION FACTORISEE PEUT AVOIR DIFFERENTES IMPLANTATIONS MATERIELLES PLUS OU MOINS DEFACTORISEES. POURTANT, NOUS NOUS SOMMES INTERESSES A UNE IMPLANTATION QUI RESPECTE LES CONTRAINTES TEMPORELLES TOUT EN MINIMISANT L'AUGMENTATION DES RESSOURCES MATERIELLES DUE A LA DEFACTORISATION. NOUS SOMMES FACE A UN PROBLEME D'OPTIMISATION SOUS CONTRAINTES, QUI EST UN PROBLEME NP-COMPLET. POUR LE RESOUDRE DANS UN TEMPS ACCEPTABLE, NOUS FAISONS APPEL A UNE HEURISTIQUE DE DEFACTORISATION. POUR GUIDER CETTE HEURISTIQUE, NOUS AVONS DEVELOPPE UNE METHODE DE CARACTERISATION MATERIELLE DES SOMMETS DU GRAPHE ALGORITHMIQUE ET UNE METHODE D'ESTIMATION DE SURFACE ET DE LATENCE. CELA EVITE LA NECESSITE D'EFFECTUER UN CYCLE COMPLET DE CONCEPTION (SPECIFICATION, OPTIMISATION, IMPLANTATION, CODAGE, SYNTHESE, SIMULATION ET ESTIMATION) POUR CHAQUE IMPLANTATION POSSIBLE. L'IMPLANTATION EST OBTENUE PAR TRADUCTION DIRECTE DE LA SPECIFICATION, EN REMPLACANT LES SOMMETS DU GFDD PAR LES OPERATEURS QUI LES IMPLANTENT. LES MECANISMES DE SYNCHRONISATION DES OPERATEURS SYNCHRONES SONT OBTENUS A PARTIR DE L'ANALYSE DES RELATIONS ENTRE LES SOMMETS DE FACTORISATION DU GRAPHE ALGORITHMIQUE. UN CODE VHDL STRUCTUREL SYNTHETISABLE PEUT ETRE PRODUIT A PARTIR DU SCHEMA LOGIQUE REPRESENTE PAR LE GRAPHE MATERIEL. CE CODE VHDL SERA FOURNI A DES OUTILS DE CAO QUI EFFECTUERONT LA GENERATION DES NETLISTS NECESSAIRES A LA CONFIGURATION DES FPGA.

Download or read book Formalisation et optimisation d applications s ex cutant sur architecture reconfigurable written by Linda Kaouane and published by . This book was released on 2004 with total page 276 pages. Available in PDF, EPUB and Kindle. Book excerpt: AAA (Adéquation Algorithme-Architecture) est une méthodologie développée pour le prototypage rapide d'applications dédiées et temps réel. Basée sur un formalisme de graphes et un fot de conception unifié sans rupture, cette méthodologie aide le développeur à implanter et optimiser l'implantation d'algorithmes de traitements de signal et d'image sur des architectures multicomposants en supportant toutes les étapes du développement depuis la spécification algorithmique jusqu'au choix de l'implantation qui respecte les contraintes temps réel et l'exécution du code correspondant dans les composants. Toutefois le flot de l'implantation actuellement supporte par cette méthodologie est limité aux composants cibles de types processeurs. Et comme l'exécution temps réel de nos applications cibles exige souvent une utilisation conjointe de composants processeurs et de composants circuits spécialisés, la contribution de ce travail consiste à étendre la methodologie AAA vers des architectures circuits. Étape jugée indispensable pour utiliser pleinement la méthodologie AAA pour faire la conception conjointe où la cible multiprocesseurs coopère avec une cible câblée. Dans cette thèse, nous nous sommes donc intéressés à l'extension de la méthodologie AAA pour le support des implantations sur de composants circuits reconfigurables. Nous avons défini et formalisé une méthodologie et un flot de prototypage rapide supportant cette extension depuis la spécification algorithmique sous forme de graphe factorisé et conditionné de dépendances de données (GFCDD) jusqu'à la génération du code RTL décrivant l'architecture circuit de l'implantation matérielle. Ce flot a été implanté dans SynDEx-IC, logiciel d'aide au prototypage rapide spécialement développé à partir du noyau de l'environnement SynDEx supportant l'AAA-multiprocesseurs pour supporter cette extension d'AAA

Download or read book Advanced Algorithms and Architectures for Signal Processing IV written by and published by . This book was released on 1989 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Advanced Signal Processing Algorithms Architectures and Implementations XVI written by and published by . This book was released on 2006 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Ad quation algorithme architecture pour les r seaux de neurones convolution written by Franck Mamalet and published by . This book was released on 2011 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La prolifération des capteurs d'images dans de nombreux appareils électroniques, et l'évolution des capacités de traitements à proximité de ces capteurs ouvrent un champ d'exploration pour l'implantation et l'optimisation d'algorithmes complexes de traitement d'images afin de proposer des systèmes de vision artificielle embarquée. Ces travaux s'inscrivent dans la problématique dite d'adéquation algorithme-architecture (A3). Ils portent sur une classe d'algorithmes appelée réseau de neurones à convolutions (ConvNet) et ses applications en analyse de visages embarquée. La chaîne d'analyse de visages, introduite par Garcia et al., a été choisie d'une part pour ses performances en taux de détection/reconnaissance au niveau de l'état de l'art, et d'autre part pour son caractère homogène reposant sur des ConvNets. La première contribution de ces travaux porte sur une étude d'adéquation de cette chaîne d'analyse de visages aux processeurs embarqués. Nous proposons plusieurs adaptations algorithmiques des ConvNets, et montrons que celles-ci permettent d'obtenir des facteurs d'accélération importants (jusqu'à 700) sur un processeur embarqué pour mobile, sans dégradation des performances en taux de détection/reconnaissance. Nous présentons ensuite une étude des capacités de parallélisation des ConvNets, au travers des travaux de thèse de N. Farrugia. Une exploration "gros-grain" du parallélisme des ConvNets, suivie d'une étude de l'ordonnancement interne des processeurs élémentaires, conduisent à une architecture parallèle paramétrable, capable de détecter des visages à plus de 10 images VGA par seconde sur FPGA. Nous proposons enfin une extension de ces études à la phase d'apprentissage de ces réseaux de neurones. Nous étudions des restrictions de l'espace des hypothèses d'apprentissage, et montrons, sur un cas d'application, que les capacités d'apprentissage des ConvNets ne sont pas dégradées, et que le temps d'apprentissage peut être réduit jusqu'à un facteur cinq.

Download or read book ESTIMATION DE COMPLEXITE ET TRANSFORMATIONS D ALGORITHMES DE TRAITEMENT DU SIGNAL POUR LA CONCEPTION DE CIRCUITS VLSI written by JEAN-PHILIPPE.. DIGUET and published by . This book was released on 1996 with total page 200 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE CADRE DE LA THESE EST CELUI DE LA SYNTHESE D'ARCHITECTURES, CE DERNIER REGROUPE L'ENSEMBLE DES TECHNIQUES MISES EN UVRE POUR CONCEVOIR DE MANIERE AUTOMATIQUE ET OPTIMISEE DES CIRCUITS REALISANT DES APPLICATIONS DECRITES SIMPLEMENT DE MANIERE COMPORTEMENTALE. DANS CE DOMAINE EST ABORDE SPECIFIQUEMENT LE PROBLEME DE L'ESTIMATION A PRIORI DU COUT D'UNE ARCHITECTURE, SOUS CONTRAINTE DE TEMPS D'ITERATION. DEUX METHODES NOUVELLES SONT PRESENTEES, CHACUNE REPONDANT A UN OBJECTIF DIFFERENT. LA PREMIERE EST UNE ESTIMATION PROBABILISTE ET DYNAMIQUE, ELLE FOURNIT AU CONCEPTEUR DES METRIQUES LUI PERMETTANT DE JUGER DE LA COMPLEXITE MATERIELLE ET DE LA REPARTITION DES RESSOURCES DANS LE TEMPS. SON BUT EST DE CARACTERISER LES CHOIX DE SPECIFICATIONS EFFECTUES, DE MANIERE A FAVORISER PAR LA SUITE LE RECOURS A D'EVENTUELLES TRANSFORMATIONS DE TYPES ALGORITHMIQUE, FONCTIONNEL ET STRUCTUREL. IL S'AGIT D'UNE ETUDE FAISANT APPEL A UNE NOTION RECENTE ET PEU ETUDIEE, CELLE DU GUIDAGE DANS L'ESPACE DES TRANSFORMATIONS POUR L'OPTIMISATION DE L'ADEQUATION ALGORITHME ARCHITECTURE. LA SECONDE TECHNIQUE PROPOSEE EST CONSACREE A L'ESTIMATION PRECISE DES RESSOURCES MATERIELLES REQUISES PAR L'ALGORITHEM TRAITE, POUR RESPECTER LA CONTRAINTE DE TEMPS. ELLE S'ADRESSE A L'UTILISATEUR ET A L'OUTIL DE CAO. SON ORIGINALITE PROVIENT DU CALCUL DUAL DES BESOINS EN UNITES FONCTIONNELLES ET DU PIPELINE ASSOCIE, A TRAVERS UNE ETUDE FINE DES CAUSES DE SOUS ET SUR-ESTIMATION. DE CETTE ESTIMATION, RESSORT EGALEMENT UNE CONNAISSANCE PRECISE DE LA MOBILITE EXACTE DES OPERATIONS DU GRAPHE FLOT DE DONNEES SANS A PRIORI SUR L'ORDONNANCEMENT. LES DEUX TYPES D'ESTIMATIONS SONT INTEGREES DANS L'OUTIL DE SYNTHESE D'ARCHITECTURE GAUT

Download or read book Contribution l tude de l implantation d algorithmes de traitement de signal sur plateformes DSP DSP et DSP FPGA written by Matthieu Torres and published by . This book was released on 2003 with total page 306 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le développement d'un système embarqué se compose généralement d'une phase de développement algorithmique et d'une phase d'implantation sur la cible. Les problèmes posés lors de cette phase sont la définition d'une architecture matérielle et la migration des algorithmes sur les différents circuits mis en œuvre. Les problèmes spécifiques dégagés par ce type d'étude conditionnent fortement la conception même des algorithmes. Ce mémoire est une contribution à l'étude et à l'optimisation de l'implantation d'algorithmes de traitement du signal sur deux plateformes à base de processeurs DSP. La première est constituée d'une architecture biprocesseur et la seconde est mixte FPGA-DSP. La première partie présente brièvement les processeurs DSP. Leurs caractéristiques seront exposées avant d'aborder les principales tendances d'évolution. La seconde partie traite de la réalisation du système biprocesseur, développé pour une application de mixage audionumérique. Dans un premier temps, le système est présenté puis les algorithmes mis en œuvre sont exposés, avant de décrire l'architecture matérielle et la phase d'implantation. La troisième partie traite d'une application de télécommunication portant sur un démodulateur MDP4 à la norme DVB-RCS. Le démonstrateur réalisé dans ce cas est un système mixte FPGA-DSP. Après avoir présenté le contexte de cette étude, le développement algorithmique est exposé. On s'intéresse ensuite à l'architecture du système, sur un plan matériel et logiciel, en détaillant l'optimisation et la phase de validation ainsi qu'en prenant en compte les problèmes spécifiques propres à ce type d'architecture mixte. Le travail de thèse présenté a été conduit en milieu industriel, au sein de la société ARBOS Ingénierie, avec le support amont et étroit du laboratoire UMOP/GESTE. Les deux projets sur lesquels ce travail s'appuie ont été menés en partenariat avec les sociétés Save Diffusion et EUTELSAT

Download or read book Contribution l optimisation d implantation parall le d algorithmes it ratifs r cursifs written by Jesus Gregorio Silva Castro and published by . This book was released on 1992 with total page 288 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'implantation parallèle des algorithmes regroupe une quantité importante de techniques qui vont de l'ordonnancement de tâches jusqu'à l'étude de l'architecture matérielle à utiliser. Les approches classiques d'ordonnancement proposent un partage du calcul qui ne tient pas compte des contraintes provoquées par les échanges d'information. A partir de ce fait, nous développons des techniques qui nous permettent de la génération des ordonnancements compte tenu des communications et nous étudions leur influence dans l'implantation matérielle. Nous définissons la notion de Charge Itérative de Communication (CICo) qui permet d'estimer la durée réelle de la période d'itération. Nous développons aussi un modèle de contrôle des réseaux configurables (MINs) de façon à prédire les possibles conflits de communication en tenant compte de la CICo. Enfin nous appliquons les techniques développées à deux algorithmes de filtrage adaptatif: Fast-Kalman et FTF. Nous avons obtenu une réduction du temps d'itération de 40% par rapport au traitement séquentiel