Download or read book Etude d algorithmes et conception d architecture VLSI pour les transformations d images en temps reel written by Min Zhao and published by . This book was released on 1990 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book ETUDE D ALGORITHMES ET CONCEPTION D ARCHITECTURES VLSI POUR LES TRANSFORMATIONS D IMAGES EN TEMPS REEL written by MIN.. ZHAO and published by . This book was released on 1990 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: L'OBJECTIF DE LA TRANSFORMEE GEOMETRIQUE EST DE DEFORMER UNE IMAGE SELON UNE CERTAINE FONCTION QUI PEUT ETRE LINEAIRE (ROTATION + TRANSLATION) OU PLUS COMPLEXE POLYNOMIALE, PAR ZONE...). LES COORDONNEES DU PIXEL ANTECEDENT DANS L'IMAGE SOURCE (CELLE QUE L'ON VEUT TRANSFORMER) SONT TOUT D'ABORD CALCULEES POUR TOUS LES PIXELS DE L'IMAGE CIBLE (CELLE QUE L'ON VEUT OBTENIR). POUR CELA, TOUTES LES COORDONNEES DE L'IMAGE CIBLE SONT BALAYEES ET, POUR OBTENIR LES COORDONNEES DU PIXEL ANTECEDENT, LA FONCTION RECIPROQUE EST APPLIQUEE (PHASE DE TRANSFORMATION GEOMETRIQUE OU TG). LES COORDONNEES OBTENUES, EN THEORIE DANS R, ONT EN PRATIQUE (LA PRECISION DU CALCUL ETANT FINIE) QUELQUES BITS APRES LA VIRGULE. LE POINT ANTECEDENT N'EST DONC PAS, EN GENERAL, UN POINT D'ECHANTILLONNAGE DE L'IMAGE SOURCE (IL EST ENTRE QUATRE PIWELS ADJACENTS). UNE INTERPOLATION EST DONC EFFECTUEE POUR OBTENIR UNE ESTIMATION DE LA VALEUR DE CE POINT. LA FONCTION D'INTERPOLATION PEUT ETRE DIVERSE (PLUS PROCHE VOISIN, BILINEAIRE AUX QUATRE PLUS PROCHES VOISINS, SPLINES CUBIQUES...) SELON LA QUALITE SOUHAITEE. POUR CELA, IL CONVIENT D'ALLER CHERCHER LES PIXELS ENTRANT EN JEU DANS CETTE INTERPOLATION DANS LA MEMOIRE OU ILS SONT STOCKES EN EFFECTUANT UN ACCES MEMOIRE DANS UNE MEMOIRE DE BLOC (MEMBLOC), PUIS ON CALCULE L'INTERPOLATION (INTERP). COMME ON LE VERRA ULTERIEUREMENT, CHACUNE DES PHASES (TG, AM, IP) POSE DES PROBLEMES ARCHITECTURAUX BIEN PARTICULIERS

Download or read book Scientific and Technical Aerospace Reports written by and published by . This book was released on 1992 with total page 564 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book IEEE International Conference on Application Specific Systems Architectures and Processors written by Lothar Thiele (Computer scientist) and published by Institute of Electrical & Electronics Engineers(IEEE). This book was released on 1997 with total page 564 pages. Available in PDF, EPUB and Kindle. Book excerpt: These conference papers on computer hardware and design and testing include coverage of: miscellaneous applications; arithmetic algorithms and architectures; DSP architectures; systolic algorithms and architectures; rapid prototyping; design methodolgies; and compilers."

Download or read book Media Processors written by and published by . This book was released on 1999 with total page 222 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Media Processors 1999 written by Subramania I. Sudharsanan and published by SPIE-International Society for Optical Engineering. This book was released on 1999 with total page 218 pages. Available in PDF, EPUB and Kindle. Book excerpt: This text brings together 20 papers presented at the 1999 IS&T/SPIE Electronic Imaging Symposium, examining media processors. It covers media processors, video processing hardware and software, and the implementation and application of MPEG-4.

Download or read book ARCHITECTURES VLSI POUR LE TRAITEMENT D IMAGES written by Nicolas Demassieux and published by . This book was released on 1903 with total page 249 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE DOMAINE DE L'ARCHITECTURE INTEGREE POUR LE TRAITEMENT D'IMAGES EN TEMPS REEL ARRIVE MAINTENANT A MATURITE; LES PREMIERS PRODUITS INDUSTRIELS SORTENT ACTUELLEMENT. IL NOUS PARAISSAIT DONC IMPORTANT D'EFFECTUER UN TOUR D'HORIZON DES CIRCUITS INTEGRES POUR LE TRAITEMENT D'IMAGES EN TEMPS REEL. AINSI, CETTE THESE PRESENTE DANS LE DETAIL LES PROBLEMES D'ENTREE-SORTIE ET DE MEMORISATION, LES FILTRAGES A BASE DE TRI, LES TRANSFORMATIONS COMME LA TRANSFORMEE EN COSINUS DISCRETE OU LES TRANSFORMATIONS GEOMETRIQUES. UN TRAVAIL SUR L'OPTIMISATION ARCHITECTURALE POUR DE TELS PROBLEMES PRECEDE EN GENERAL LA PRESENTATION D'UNE OU DE PLUSIEURS REALISATIONS DE CIRCUITS INTEGRES. CEPENDANT, LA ROUTE EST ENCORE LONGUE POUR ACCEDER A UNE REELLE MAITRISE DES ARCHITECTURES INTEGREES. IL NOUS EST DONC AUSSI APPARU IMPORTANT DE MIEUX COMPRENDRE LES LOIS REGISSANT LES IMPLANTATIONS MATERIELLES, PLUS PARTICULIEREMENT SOUS FORME DE CIRCUITS VLSI. CES LOIS DE L'ARCHITECTURE RELIENT DES PARAMETRES TELS QUE LA PUISSANCE DE CALCUL, LA MEMORISATION NECESSAIRE ET LE DEBIT DES COMMUNICATIONS ENTRE LES DIFFERENTES RESSOURCES MATERIELLES, AINSI QUE, A UN NIVEAU INFERIEUR, SURFACE, VITESSE ET CONSOMMATION DES OPERATEURS. LA COMPREHENSION DE CES LOIS PERMET D'OPTIMISER DES OPERATEURS INTEGRES, DE DEGAGER LES COMPROMIS POSSIBLES POUR UNE ARCHITECTURE DONNEE ET PLUS GENERALEMENT, DE MODELISER LES ARCHITECTURES. CETTE THESE ESSAYE DONC DE SATISFAIRE DE DEUX OBJECTIFS: PRESENTER UN TOUR D'HORIZON DES CIRCUITS INTEGRES POUR LE TRAITEMENT D'IMAGES EN TEMPS REEL ET PROPOSER UN MODELE PRATIQUE DE TELLES ARCHITECTURES AFIN DE CONTRIBUER A LA COMPREHENSION DES MECANISMES ET DE L'EFFICACITE DU TRAITEMENT MATERIEL DE L'INFORMATION.

Download or read book Government Reports Announcements Index written by and published by . This book was released on 1992 with total page 1250 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Government reports annual index written by and published by . This book was released on 199? with total page 1388 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book VALIDATION TEMPS REEL D ALGORITHMES DE TRAITEMENT D IMAGES SUR UNE ARCHITECTURE RECONFIGURABLE APPLICATION AU CODAGE D IMAGES ET A LA DETECTION DE MOUVEMENTS written by MESSAOUD.. MOSTEFAI and published by . This book was released on 1995 with total page 134 pages. Available in PDF, EPUB and Kindle. Book excerpt: CE MEMOIRE PRESENTE UNE EXPERIENCE D'ADEQUATION ALGORITHME/ARCHITECTURE POUR LE PROTOTYPAGE D'UN CODEUR D'IMAGES TEMPS REEL DESTINE A LA TELESURVEILLANCE. CE DERNIER MET EN UVRE DEUX ALGORITHMES: LE PREMIER POUR LA COMPRESSION ET LE STOCKAGE DES SCENES SURVEILLEES, LE SECOND POUR L'EXTRACTION ET LA TRANSMISSION DE LA SILHOUETTE DES OBJETS MOBILES. AFIN DE REDUIRE LES COUTS DE DEVELOPPEMENT, LA TECHNOLOGIE RECONFIGURABLE A ETE CHOISIE. CETTE DERNIERE PERMET DE DEVELOPPER ET DE TESTER EN TEMPS REEL DIVERS ALGORITHMES DE TRAITEMENT D'IMAGES, SANS AVOIR A EFFECTUER TROP DE MODIFICATIONS POUR PASSER D'UNE APPLICATION A UNE AUTRE. CETTE FLEXIBILITE EST PAYEE AU PRIX D'UN SURPLUS DE SURFACE COMPARE AUX CIRCUITS PERSONNALISES ET CE POUR LA MEME FONCTION IMPLANTEE. CECI NOUS A AMENE A CHOISIR ET A DEVELOPPER DES ALGORITHMES ET MEME A INTRODUIRE DES MODIFICATIONS DE FACON A ATTEINDRE L'OBJECTIF COUT/PERFORMANCE. DANS CE TRAVAIL LE PROBLEME COUT S'EST POSE LORS DE L'IMPLANTATION DE LA TRANSFORMEE DE HADAMARD (CHOISIE POUR L'ARCHIVAGE D'IMAGES). UNE SOLUTION EST PROPOSEE SUITE A UNE ETUDE APPROFONDIE DES PROPRIETES DES TRANSFORMATIONS QUI A PERMIS DE DEVELOPPER UNE VARIANTE DE LA TRANSFORMEE DE HADAMARD (APPELEE TRANSFORMEE DE HADAMARD REDUITE, NOTEE THR). CETTE SOLUTION EST FACILEMENT APPLICABLE A D'AUTRES TRANSFORMATIONS TELLES LA TCD. POUR CE QUI EST DE LA PERFORMANCE QUI DANS NOTRE CAS RESIDE DANS L'ADJONCTION D'UNE INFORMATION VISUELLE RAPIDEMENT TRANSMISSIBLE, IL A FALLU ASSOCIER UN OPERATEUR D'EXTRACTION DES CONTOURS D'OBJETS MOBILES QUI MINIMISE LA SURFACE D'IMPLANTATION TOUT EN OFFRANT DES RESULTATS SATISFAISANTS DU POINT DE VUE QUALITE D'INTERPRETATION. POUR CELA, DEUX METHODES D'EXTRACTION DE CONTOURS (L'UNE UTILISANT L'APPROCHE GRADIENT, L'AUTRE L'APPROCHE FLOUE) ONT ETE VALIDEES ET CE EN UTILISANT LA MEME STRUCTURE MATERIELLE

Download or read book Architecture VLSI pour le codage d images written by Marc Renaudin and published by . This book was released on 1990 with total page 412 pages. Available in PDF, EPUB and Kindle. Book excerpt: UNE SYNTHESE BIBLIOGRAPHIQUE TRES COMPLETE DES TECHNIQUES DE CODAGE DE SEQUENCES D'IMAGES ANIMEES ET LEUR EVOLUTION AU COURS DES DERNIERES ANNEES OFFRE UNE VUE D'ENSEMBLE SUR LE DOMAINE DE LA COMPRESSION D'IMAGES, ET DECRIT LES GRANDES CLASSES D'ALGORITHMES UTILISES DANS LES CODEURS DE LA PREMIERE GENERATION. L'ESTIMATION DE MOUVEMENT EST LA TACHE LA PLUS INTENSIVE EN CALCULS DANS LES CODEURS HYBRIDES A COMPENSATION DE MOUVEMENT. L'ETUDE ARCHITECTURALE DES DIFFERENTS NIVEAUX DE STRUCTURE, S'APPUYANT SUR UNE METHODE CLASSIQUE DE SYNTHESE D'ARCHITECTURES SYSTOLIQUES, CONDUIT A LA MAITRISE D'UN ENSEMBLE DE CONCEPTS ET D'OPERATEURS DE TRAITEMENT FACILEMENT EXPLOITABLES POUR LA CONCEPTION DE CIRCUITS D'ESTIMATION DE MOUVEMENT ADAPTES A UNE VASTE GAMME DE DEBITS DE TRANSMISSION. LE FORMALISME UTILISE OFFRE UNE OUVERTURE SUR UNE ETUDE ARCHITECTURALE PLUS GENERALE QUI CONCERNE UNE CLASSE D'OPERATEURS DE TYPE CONVOLUTIONNEL UTILISES EN CODAGE D'IMAGES. L'ETUDE DES PROPRIETES STRUCTURELLES COMMUNES AUX OPERATEURS DE TRAITEMENT DE CETTE CLASSE MENE A LA SPECIFICATION D'UNE STRUCTURE GENERIQUE SEMI-SYSTOLIQUE COMPATIBLE AVEC LES ENVIRONNEMENTS SYSTEMES PSEUDO-ASYNCHRONES USUELS. L'ULTIME ETAPE CONCERNE L'INTEGRATION DE SYSTEMES STANDARD DE CODAGE DE SEQUENCES D'IMAGES ANIMEES COMPOSES D'UN ENSEMBLE PEU STRUCTURE D'ALGORITHMES VARIES. POUR L'IMPLEMENTATION D'UN TEL SYSTEME, L'ARCHITECTE DISPOSE D'UN LARGE SPECTRE D'ARCHITECTURES QU'IL DOIT EXPLORER MANUELLEMENT, GUIDE PAR SON INTUITION ET SON EXPERIENCE. ENFIN, L'ETUDE ASCENDANTE DE L'IMPLEMENTATION D'UN SYSTEME DE CODAGE A L'AIDE DE CIRCUITS VLSI SPECIFIQUES PERMET DE FORMULER QUELQUES CRITIQUES A L'EGARD DE CES SYSTEMES. UNE PERSPECTIVE EST OUVERTE SUR LE DEVELOPEMENT DE SYSTEMES DE CODAGE D'IMAGES DE SECONDE GENERATION, PERMETTANT UNE COMPRESSION SUPERIEURE ET UNE VALORISATION MAXIMALE DES POTENTIALITES OFFERTES PAR LES VLSI SPECIALISES

Download or read book Morphological Image Processing Architecture and VLSI design written by P.P. Jonker and published by Springer Science & Business Media. This book was released on 2012-12-06 with total page 294 pages. Available in PDF, EPUB and Kindle. Book excerpt: Summary Based on the experiences of past designs and the outcome of recent studies in the comparisons of low-level image processing architectures, a pipelined system for real time low-image processing has been designed and realized in CMOS technology. To minimize design pitfalls, a study was performed to the details of the design solutions that have been found in embodimentsof the three main architectural groups of image processing; the Square Processor Arrays, the Linear Processor Arrays and the Pipelines. This is reflected in a theoretical model. As the design is based on bitplane-wise processing of images, research was performed on the principles ofCellularLogic Processing of two dimensional images. of binary A methodology has been developed that is based on the transformation images using sets of Hit-or-Miss masks. This method appeared to be extendable to higher dimensional images. A theoretical model for the generation of break-point conditions in high dimensional images has been developed, and applied up to dimension three.

Download or read book tude et comparaison d algorithmes de transform e en cosinus discr te en vue de leur int gration en VLSI written by Hedi Hmida and published by . This book was released on 1988 with total page 260 pages. Available in PDF, EPUB and Kindle. Book excerpt: ETUDE DE L'INTERACTION ENTRE ALGORITHME ET ARCHITECTURE. L'ETUDE DE DEUX ALGORITHMES CLASSIQUES PERMET DE SELECTIONNER UN CERTAIN NOMBRE D'OPERATEURS SPECIFIQUES DES ALGORITHMES RAPIDES A DEUX DIMENSIONS. APRES UNE PRESENTATION GENERALE DES ARCHITECTURES DES CIRCUITS VLSI (SERIE, PARALLELE, PIPELINE, SYSTOLIQUE...) ON PROPOSE UN ENSEMBLE D'OPERATEURS ARITHMETIQUES NOUVEAUX, SOIT PAR LA REDUCTION DE LA COMPLEXITE DES OPERATEURS CLASSIQUES (SCHEMAS SIMPLIFIES D'ADDITIONNEURS), SOIT PAR L'ORIGINALITE DE LEUR FONCTION (ADDITIONNEUR-SOUSTRACTEUR, OU "PAPILLON". PUIS ON APPLIQUE L'ENSEMBLE DE CES OUTILS A L'IMPLATATION D'ALGORITHMES CLASSIQUES EN ESSAYANT DE DEGAGER LES POINTS QUI FAVORISENT OU GENENT LEUR IMPLANTATION VLSI. IL EN RESULTE PLUSIEURS PROPOSITIONS D'ARCHITECTURES ET SURTOUT UN ESSAI DE MISE EN EVIDENCE DES PROBLEMES PROPRES A CES ALGORITHMES CE QUI CONDUIT A PROPOSER PLUSIEURS NOUVEAUX ALGORITHMES CORRIGEANT LES DEFAUTS ESSENTIELS DES ALGORITHMES CLASSIQUES.

Download or read book ETUDE D ARCHITECTURES VLSI NUMERIQUES PARALLELES ET ASYNCHRONES POUR LA MISE EN UVRE DE NOUVEAUX ALGORITHMES D ANALYSE ET RENDU D IMAGES written by Frédéric Robin and published by . This book was released on 1997 with total page 194 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE CONTEXTE DES APPLICATIONS DE COMMUNICATION VISUELLE EVOLUE VERS L'INTRODUCTION DE FONCTIONNALITES QUI DEPASSENT LA SIMPLE COMPRESSION D'IMAGES : ACCES UNIVERSEL, INTERACTIVITE BASEE-CONTENU, INTEGRATION DE CONTENUS HYBRIDES SYNTHETIQUES-NATURELS. UNE BREVE INTRODUCTION AU CODAGE AVANCE D'IMAGES PERMET D'ENTREVOIR L'EVOLUTION DE LA PUISSANCE DE CALCUL ET DE LA GENERICITE REQUISES POUR L'IMPLEMENTATION DE CES SYSTEMES DE DEUXIEME GENERATION. UNE SYNTHESE SUR L'EVOLUTION DES CIRCUITS VLSI DEDIES A L'ANALYSE, LA COMPRESSION ET LE RENDU D'IMAGES PERMET UNE REFLEXION SUR LES LIMITATIONS ARCHITECTURALES DES PROCESSEURS MULTIMEDIA. CETTE THESE PROPOSE DE COMBINER LE PARALLELISME MASSIF ET L'ASYNCHRONISME A GRAIN FIN POUR APPORTER DE NOUVELLES PERSPECTIVES DE CONCEPTION CONJOINTE D'ALGORITHMES ET D'ARCHITECTURES VLSI NUMERIQUES. UNE INTRODUCTION AUX DIFFERENTES NOTIONS D'ASYNCHRONISME, AUX NIVEAUX LANGAGE, ALGORITHME, ARCHITECTURE, CIRCUIT VLSI, PERMET DE MIEUX CERNER LEUR SENS ET LES POTENTIELS QU'ELLES OFFRENT. L'APPLICATION D'UN ASYNCHRONISME FONCTIONNEL AU FILTRAGE MORPHOLOGIQUE D'IMAGES A ABOUTI A LA REALISATION D'UN RESEAU VLSI CELLULAIRE ASYNCHRONE SPECIFIQUE COMPRENANT 800.000 TRANSISTORS EN TECHNOLOGIE CMOS 0.5 . LA COMBINAISON DU PARALLELISME ET DE L'ASYNCHRONISME EST FINALEMENT GENERALISEE A TRAVERS LA DEFINITION D'UNE ARCHITECTURE DE COPROCESSEUR PROGRAMMABLE POUR L'ANALYSE-RENDU D'IMAGES. L'EVALUATION DE PLUSIEURS PRIMITIVES ALGORITHMIQUES ORIGINALES, BASEES SUR UN CONTROLE MIXTE SPMD-CELLULAIRE-ASSOCIATIF-FLOT DE DONNEES, ILLUSTRE L'UTILISATION CONJOINTE DE L'ASYNCHRONISME A DIFFERENTS NIVEAUX. CE TRAVAIL DEMONTRE QUE LE RELACHEMENT DES CONTRAINTES DE SYNCHRONISATION ET DE SEQUENCEMENT, DE LA SPECIFICATION A LA REALISATION MATERIELLE, FAVORISE L'EXPLOITATION DU PARALLELISME INHERENT AUX ALGORITHMES ET DES POTENTIELS DES TECHNOLOGIES VLSI.

Download or read book De l int gration d algorithmes de traitement d images pour la mesure temps r el du mouvement vers la d finition d une architecture g n rique written by Julien Dubois and published by . This book was released on 2001 with total page 145 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux de recherche présentés dans ce mémoire ont été réalisés dans l'objectif de permettre la mesure en temps réel de paramètres physiques à partir de traitements d'images. Une architecture nommée " Round-About " a été élaborée en adéquation avec les caractéristiques de ce type d'application, pour répondre à la contrainte temps réel. Round-About exploite notamment le déséquilibre entre le volume de données d'entrée (images) et celui des résultats (paramètres physiques). L'introduction d'un nouveau concept nommé " flot de données d'entrée dominant " permet de réaliser une architecture possédant une topologie double : un bus permettant d'acheminer les données d'entrée vers les différents éléments de calcul ; un anneau qui offre une connexion robuste et simple à gérer pour les commandes et les résultats. Cette architecture a été utilisée pour réaliser des mesures de vitesse dans le cadre de la PIV (Vélocimétrie par Images de Particules). Une étude sur la précision et la complexité de différents algorithmes de mesure de vitesse a permis d'en sélectionner 2 : l'un permettant une mesure à partir d'images à niveaux de gris, et l'autre à partir d'images binaires. Les 2 méthodes permettent d'accéder à des déplacements sub-pixel. La 1ere méthode est basée sur des algorithmes d'inter-corrélation utilisant la transformée de Fourier rapide, la 2eme nommée " corrélation binaire " est basée sur l'utilisation d'opérateurs logiques. 2 éléments de calcul différents ont été réalisés en adéquation avec les algorithmes retenus. Ces éléments sont respectivement basés sur des composants électroniques de type DSP et FPGA. 4 de ces éléments associés via l'architecture Round-About permettent respectivement de réaliser des champs de 6700 et 28000 vecteurs vitesse avec des fenêtrages 32x32. Les mesures peuvent alors s'effectuer en temps réel pour des caméras 25 ou 100 images/s avec une résolution de 512x512 pixels.

Download or read book Conception de logiciels d optimisation sous contraintes d architectures vlsi pour le traitement d images written by François Verdier and published by . This book was released on 1995 with total page 402 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les travaux qui sont présentés dans ce manuscrit sont l'aboutissement d'un projet visant à automatiser la conception d'automates de traitement d'images est partir de résultats d'émulation. La méthodologie globale consiste en trois points principaux, le premier concernant la mise au point des algorithmes (la décomposition fonctionnelle) et les deux derniers leur implantation (l'émulation et la synthèse automatique). La décomposition fonctionnelle fournit une représentation d'un algorithme de traitement complexe comme enchaînement de fonctions plus élémentaires opérant hiérarchiquement (séquentielles) ou en coopération (parallèles) et dont on a éventuellement une ébauche vlsi. Le découpage exploite essentiellement la sémantique des traitements. Cette méthodologie résulte naturellement en un formalisme de manipulation des algorithmes de traitement d'images ainsi que des architectures adaptées fondent sur les graphes de flot de données. Le manuscrit décrit, est partir de l'émulation des algorithmes sur une machine dédiée de 1024 processeurs à contrôle flot de données, elle-même exploitant le formalisme precité, le développement d'un outil de synthèse automatique d'architectures. Une optimisation multicritère sous contraintes permet au système de synthétiser l'architecture vlsi de l'automate dérivé, minimale au sens de la surface et de la performance. La synthèse du chemin de données (partie opérative) est effectuée au cours de deux algorithmes utilisant la méthode du recuit simulé. Nous montrons dans ce manuscrit comment une architecture, contrôle inclus, est complètement représentée par un graphe de contrôle et de flot de données et comment, par l'utilisation d'une mesure de régularité des graphes, la complexité de ce contrôle est minimisée simultanément à la synthèse du chemin de données. Trois exemples de circuits de traitement d'images effectivement conçus illustrent la démarche adoptée

Download or read book Etude de la conception d architectures mat rielles d di es pour les traitements multim dia written by Abdessalem Ben Abdelali and published by . This book was released on 2007 with total page 53 pages. Available in PDF, EPUB and Kindle. Book excerpt: Cette thèse constitue une contribution à l’étude de l’indexation automatique de la vidéo par le contenu en vue de la conception d’architectures matérielles dédiées à ce type d’application multimédia. L’indexation de la vidéo par le contenu présente un domaine de grande importance et qui est sans cesse en développement pour différents types d’applications telles que l’Internet, la TV interactive, les supports vidéo portables (PVR) et les applications de sécurité. L’étude proposée est effectuée à travers des exemples concrets de techniques d’analyse du contenu AV pour l’indexation de la vidéo et selon différents aspects applicatifs, technologiques et méthodologiques. Elle s’inscrit dans le cadre de la conception d’architectures matérielles dédiées et de l’exploitation des nouvelles technologies de systèmes embarqués pour les applications multimédia récentes. Un intérêt particulier est consacré à la technologie reconfigurable et aux nouvelles possibilités et moyens d’utilisation des circuits FPGA. La première phase de cette thèse a été consacrée à l’étude du domaine de l’indexation automatique de la vidéo par le contenu. Il s’agit de l’étude des caractéristiques et des nouveaux besoins des systèmes d’indexation au travers des approches et des techniques actuellement utilisées ainsi que les champs d’application des nouvelles générations de ces systèmes. Ceci afin de montrer l’intérêt d’avoir recours à de nouvelles architectures et à de nouvelles solutions technologiques permettant de supporter les exigences de ce domaine. La deuxième phase de ce travail a été réservée à la validation et à l’optimisation d’un ensemble de descripteurs visuels de la norme MPEG-7 pour la segmentation temporelle de la vidéo. Ceci constitue une étude de cas par l’étude d’un exemple important de techniques d’analyse du contenu AV utilisées dans une grande diversité d’applications. L’étude proposée constitue également une étape de préparation à l’implémentation matérielle de ces techniques dans le contexte de conception d’accélérateurs matériels pour l’indexation automatique de la vidéo par le contenu en temps réel. Dans ce cadre différentes transformations algorithmiques ont été proposées dans le but d’assurer une meilleure Adéquation Algorithme Architecture (AAA) et d’améliorer les performances des algorithmes étudiés. La troisième phase de ce travail a été consacrée à l’étude de la conception d’opérateurs matériels dédiés pour les techniques d’analyse du contenu AV ainsi qu’à l’étude de l’exploitation des nouvelles technologies des systèmes reconfigurables pour la mise en œuvre de SORC pour l’indexation automatique de la vidéo. Plusieurs architectures matérielles ont été proposées pour les descripteurs étudiés et différents concepts liés à l’exploitation de la technologie reconfigurable et les SORC ont été explorés (méthodologies et outils associés pour la conception de tels systèmes sur puce, technologie et méthodes pour la reconfiguration dynamique et partielle, plateformes matérielles à base d’FPGA, structure d’un SORC pour l’indexation de la vidéo par le contenu, etc.).