Download or read book DEFINITION D UNE STATION DE DEVELOPPEMENT POUR DES APPLICATIONS DE TRAITEMENT DU SIGNAL SUR MULTI PROCESSEURS written by FRANCOIS.. DECHELLE and published by . This book was released on 1989 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LES METHODES ACTUELLES DE PROGRAMMATION DANS LE DOMAINE DES SYSTEMES TEMPS REEL DE TRAITEMENT DU SIGNAL CONDUISENT A DES TEMPS DE DEVELOPPEMENT TRES LONGS ET A DES COUTS PENALISANTS DANS UN CONTEXTE INDUSTRIEL. UNE METHODE DE PROGRAMMATION EST PROPOSEE, VISANT A ACCELERER LE PASSAGE DE LA SPECIFICATION DE L'APPLICATION A SON EXECUTION TEMPS REEL SUR UN RESEAU DE PROCESSEURS DE TRAITEMENT DU SIGNAL. ELLE REPOSE SUR L'UTILISATION D'UN LANGAGE FLOTS DE DONNEES ET TEMPS REEL SYNCHRONE, SIGNAL. LES DIFFERENTES ETAPES DE CETTE METHODE SONT DETAILLEES: SPECIFICATION DE L'APPLICATION ET SIMULATION FONCTIONNELLE, REPARTITION, MISE EN UVRE SUR UNE ARCHITECTURE MULTI-PROCESSEURS. UNE ARCHITECTURE MATERIELLE ET LOGICIELLE A ETE DEFINIE ET REALISEE A FIN D'EXPERIMENTATION. ELLE EST CONSTRUITE AUTOUR DU PROCESSEUR DE TRAITEMENT DU SIGNAL TS68930 (THOMSON SEMICONDUCTEURS ET TRT). SES DIFFERENTS ELEMENTS SONT DECRITS: ARCHITECTURE MULTI-PROCESSEURS, SYSTEME TEMPS REEL, INTERFACE UTILISATEUR

Download or read book SPECIFICATION DE SYSTEMES DYNAMIQUES ET CONTRIBUTION A LEUR IMPLEMENTATION PROUVEE SUR DES PROCESSEURS DE TRAITEMENT DU SIGNAL DSP written by NATHALIE.. MESSINA and published by . This book was released on 1998 with total page 218 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA PRODUCTION AUTOMATIQUE DE CODE NON SEULEMENT EFFICACE MAIS AUSSI PROUVE CORRECT PAR RAPPORT A SA SPECIFICATION EST UN PROBLEME INTERESSANT CAR IL PERMET DE TENDRE VERS UN DES BUTS LES PLUS RECHERCHES : LA CONCEPTION ZERO DEFAUT. DE PLUS, DE NOMBREUX PROGRES DANS LE DOMAINE DE LA VERIFICATION FORMELLE ONT ETE REALISES CES DIX DERNIERES ANNEES ET LES INDUSTRIELS COMMENCENT A S'Y INTERESSER. CETTE THESE S'INSCRIT DANS CE CADRE POUR DES PROCESSEURS DEDIES AU TRAITEMENT DU SIGNAL, LES DSPS DE LA FAMILLE TMS320 DE TEXAS INSTRUMENTS. LE DEVELOPPEMENT D'APPLICATIONS SUR CES PROCESSEURS SE FAIT SOIT EN UTILISANT LE LANGAGE C COMME LANGAGE DE HAUT NIVEAU, SOIT DIRECTEMENT EN LANGAGE D'ASSEMBLAGE. LES COMPILATEURS C, BIEN QU'OPTIMISES, NE PERMETTENT PAS EN GENERAL D'ATTEINDRE, LORSQUE LA CIBLE EST UN DSP EN VIRGULE FIXE, UN NIVEAU DE PERFORMANCE SUFFISANT. DE PLUS UNE PROGRAMMATION EN LANGAGE D'ASSEMBLAGE N'EST RENTABLE QUE POUR DES APPLICATIONS STABLES ET PERENNES. EN FAIT, ON PEUT CONSIDERER QU'IL MANQUE DES LANGAGES DE HAUT NIVEAU PERMETTANT UNE PROGRAMMATION RAPIDE ET EFFICACE DES PROCESSEURS DSP. NOUS AVONS ALORS DEFINI UN LANGAGE DE PROGRAMMATION DECLARATIF D'UN NIVEAU D'ABSTRACTION RAISONNABLEMENT ELEVE (SML) DESTINE A LA SPECIFICATION DE SYSTEMES DYNAMIQUES QUE SONT LES APPLICATIONS DE TRAITEMENT DU SIGNAL. CE LANGAGE SML SE PLACE, EN FAIT A UN NIVEAU D'ABSTRACTION INFERIEUR A CELUI DES LANGAGES PLUS GENERALISTES TELS QUE SIGNAL, LUSTRE OU DES LANGAGES A DESCRIPTIONS GRAPHIQUES DONT IL POURRAIT SERVIR DE LANGAGE INTERMEDIAIRE. NOUS AVONS AUSSI DEFINI UNE MACHINE VIRTUELLE INTERMEDIAIRE SMAM, NON SEULEMENT POUR PALIER LES LIMITATIONS D'UNE IMPLEMENTATION FORTEMENT DEPENDANTE DU DSP CIBLE MAIS AUSSI POUR RENDRE LA PREUVE PLUS FACILE EN INTRODUISANT UN NIVEAU INTERMEDIAIRE D'ABSTRACTION ENTRE LA SPECIFICATION ET LE PROCESSEUR DSP. NOTRE CONTRIBUTION A CE NIVEAU A ETE DE PRODUIRE DU CODE DSP PLUS EFFICACE QUE CELUI PRODUIT PAR UN COMPILATEUR C PRINCIPALEMENT UTILISE AUJOURD'HUI. DE PLUS NOUS NOUS SOMMES INTERESSES A UNE IMPLEMENTATION PROUVEE DE PROGRAMMES SML SUR LES PROCESSEURS DSP CE QUI REVIENT A VERIFIER FORMELLEMENT QUE LE COMPILATEUR, PRODUISANT DU CODE ASSEMBLEUR A PARTIR D'UN PROGRAMME DE SPECIFICATION SML, EST CORRECT.

Download or read book Aide au placement d applications de traitement du signal sur machines parall les multi SPDM Rencontre de la parall lisation automatique et de la programmation par contraintes written by Nicolas Museux and published by . This book was released on 2001 with total page 416 pages. Available in PDF, EPUB and Kindle. Book excerpt: La puissance de calcul des ordinateurs toujours croissarite et leur architecture toujours plus complexe ouvrent de nouveaux horizons en matière de développement d'algorithmes de calculs scientifiques. La recherche d'une parfaite adéquation entre une application et son architecture cible est loin d'être simplifiée lorsqu'il s'agit de systèmes embarqués, exigeant généralement de courts temps de réponse, et contraints par les ressources de calcul de la machine (CPU, mémoires, etc). Cette recherche d'adéquation est reconnue être un problème NP-complet et hautement combinatoire. Paradoxalement les délais de développement accordés sont de plus en plus courts, de façon à accroître la réactivité face au marché. Par conséquent, bénéficier d'outils d'aide au développement dès la conception des algorithmes et/ou des machines est primordial. Dans cette optique, THALES RESEARCH TECHNOLOGY - FRANCE (ex-Laboratoire Central de Recherches de Thomson-CSF) et le Centre de Recherche en Informatique, de l'École des Mines de Paris, ont proposé dès 1995 une méthode de placement automatique d'applications de traitement du signal systématique reposant sur la modélisation concurrente et la programmation par contraintes : PLC ø. Le contexte applicatif et architectural était alors idéalisé puisqu'il s'agissait d'en étudier la faisabilité. Cette thèse a eu pour ambition d'étendre ce contexte en prenant en compte des algorithmes et des architectures récls plus complexes. De ce fait, les extensions du domaine applicatif effec-tuées, la modélisation d'une architecture multi-SPMD et une étude formelle sur la détection des :communications dépendantes du placement ont été étudiées dans ce document.

Download or read book Contribution l tude de l implantation d algorithmes de traitement de signal sur plateformes DSP DSP et DSP FPGA written by Matthieu Torres and published by . This book was released on 2003 with total page 306 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le développement d'un système embarqué se compose généralement d'une phase de développement algorithmique et d'une phase d'implantation sur la cible. Les problèmes posés lors de cette phase sont la définition d'une architecture matérielle et la migration des algorithmes sur les différents circuits mis en œuvre. Les problèmes spécifiques dégagés par ce type d'étude conditionnent fortement la conception même des algorithmes. Ce mémoire est une contribution à l'étude et à l'optimisation de l'implantation d'algorithmes de traitement du signal sur deux plateformes à base de processeurs DSP. La première est constituée d'une architecture biprocesseur et la seconde est mixte FPGA-DSP. La première partie présente brièvement les processeurs DSP. Leurs caractéristiques seront exposées avant d'aborder les principales tendances d'évolution. La seconde partie traite de la réalisation du système biprocesseur, développé pour une application de mixage audionumérique. Dans un premier temps, le système est présenté puis les algorithmes mis en œuvre sont exposés, avant de décrire l'architecture matérielle et la phase d'implantation. La troisième partie traite d'une application de télécommunication portant sur un démodulateur MDP4 à la norme DVB-RCS. Le démonstrateur réalisé dans ce cas est un système mixte FPGA-DSP. Après avoir présenté le contexte de cette étude, le développement algorithmique est exposé. On s'intéresse ensuite à l'architecture du système, sur un plan matériel et logiciel, en détaillant l'optimisation et la phase de validation ainsi qu'en prenant en compte les problèmes spécifiques propres à ce type d'architecture mixte. Le travail de thèse présenté a été conduit en milieu industriel, au sein de la société ARBOS Ingénierie, avec le support amont et étroit du laboratoire UMOP/GESTE. Les deux projets sur lesquels ce travail s'appuie ont été menés en partenariat avec les sociétés Save Diffusion et EUTELSAT

Download or read book Synth se d architecture multi modes pour les applications du traitement du signal et de l image written by Choukataly Caaliph Andriamisaina and published by . This book was released on 2008 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le marché des télécommunications et du multimédia ne cesse de s’accroître avec une demande de plus en plus forte en fonctionnalité, performance, durée d’autonomie, compacité et faible coût de conception. Ces besoins ont ainsi conduit à des recherches de dispositifs performants, flexibles, compacts et faible consommation. Ainsi, pour avoir un compromis entre la flexibilité et la performance, l’ajout de flexibilité aux architectures matérielles et/ou l’amélioration des performances des architectures logicielles peuvent être envisagés. Cet ajout de flexibilité donne lieu à ce qui est appelé dans la littérature, des architectures multi-modes. Ce type d’architectures est spécialement conçu pour implémenter un ensemble d’applications mutuellement exclusives dans le temps. Les architectures multi-modes sont aussi utilisées pour réduire le surcoût du temps de reconfiguration dans les FPGAs et pour implémenter des accélérateurs de nids de boucles utilisés comme accélérateurs matériels (co-processeurs) ou accélérateurs d’instructions (ASIP). Nous proposons dans cette thèse une méthodologie de conception, basée sur la synthèse de haut niveau (HLS), automatisant la génération d’architectures multi-modes. La synthèse de haut niveau est une technique qui permet une augmentation considérable de la productivité par l’élévation du niveau d’abstraction de la spécification et par l’automatisation de la conception. Dans le contexte de la HLS, nous proposons de modifier les étapes d’allocation, d’ordonnancement et d’assignation dans le but de réduire le coût en surface de l’architecture générée tout en gardant un surcoût en performance et en consommation faible. Pour obtenir une surface totale minimale, nous proposons de diminuer le coût en surface du chemin de données et aussi du contrôleur. La réduction du coût du contrôleur s’obtient grâce à l’augmentation de la similarité des ressources présentes entre les étapes de contrôle des modes. Alors que, la réduction du coût du chemin de données est obtenue grâce essentiellement au partage de ressources entre les modes et à la prise en compte du coût des interconnections lors de ce partage. L'approche que nous proposons a été implémentée dans un environnement de conception dédié à la génération d’architecture multi-modes. Cette suite logicielle s’articule autour des outils : GAUT « Multi-modes », et STARGene « Multi-modes » et permet, en partant d'une description fonctionnelle spécifiée en langage C/C++, d'obtenir automatiquement une architecture multi-modes de niveau transfert de registres décrite en VHDL. Un ensemble d’expériences ont été menés pour mettre en avant l’efficacité de notre approche et les outils associés. De ces expériences, nous avons pu constater qu’avec notre approche, nous arrivions à réduire fortement (jusqu'à 60%) la surface occupée par les différents modes à implémenter tout en ayant un surcoût en performance (en moyenne de 5%) et en consommation (en moyenne de 16%) raisonnable.

Download or read book MISE EN UVRE DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL DANS UN ENVIRONNEMENT PARALLELE ETUDE DE L ORDONNANCEMENT D ALGORITHMES PARALLELES written by PASCAL.. RISCHETTE and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TRAVAUX PRESENTES AU TRAVERS DE CE MEMOIRE SONT RELATIFS A LA CONCEPTION ET A LA REALISATION D'UN MODULE DE TRAITEMENT ADAPTE AUX EXIGENCES DES APPLICATIONS A FORT TAUX DE CALCULS. DANS LE PREMIER CHAPITRE, NOUS SITUONS LE CONTEXTE DE CETTE ETUDE ET NOUS DONNONS UNE VUE, AUSSI COMPLETE QUE POSSIBLE, DE L'ETAT DE L'ART EN MATIERE D'ARCHITECTURES PARALLELES. LE CHAPITRE SUIVANT EST CONSACRE A L'ARCHITECTURE ET AUX PERFORMANCES DES MICROPROCESSEURS RAPIDES RECENTS. NOUS PRESENTONS SUR LES TROIS PRINCIPALES ARCHITECTURES QUI SUSCITENT UN INTERET PRIVILEGIE DE LA PART DES UTILISATEURS: LES PROCESSEURS A JEU D'INSTRUCTIONS COMPLEXE, LES PROCESSEURS A JEU D'INSTRUCTIONS REDUIT ET LES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL. AU TROISIEME CHAPITRE, NOUS DETAILLONS L'ARCHITECTURE INTERNE DU PROCESSEUR DE SIGNAL RETENU COMME ELEMENT CENTRAL DANS L'ELABORATION DU MODULE DE CALCUL RAPIDE. DANS LE QUATRIEME CHAPITRE, UN MODULE DE CALCUL RAPIDE, FONDE SUR LE CONCEPT DU PARALLELISME ET DONT L'ARCHITECTURE S'APPUIE SUR LES PERFORMANCES DES PROCESSEURS DE TRAITEMENT RAPIDE DU SIGNAL, EST EXPOSE. NOUS ETUDIONS L'EXTENSION DU PARALLELISME PAR ADJONCTION DE PLUSIEURS MODULES. DE NOUVELLES ARCHITECTURES SONT EGALEMENT PROPOSEES, METTANT EN UVRE D'AUTRES PROCESSEURS, COMME LE PD77240 DE NEC ET LE DSP96002 DE MOTOROLA. LE DERNIER CHAPITRE EST CONSACRE A L'ORDONNANCEMENT D'ALGORITHMES PARALLELES. NOUS PROPOSONS UNE ETUDE DES CAS STATIQUE ET DYNAMIQUE, SOUS CONTRAINTES; CELLES-CI POUVANT ETRE D'ORDRE MATERIEL, COMME LE NOMBRE ET LE TYPE DE PROCESSEURS, OU TEMPOREL, COMME LE TEMPS MINIMUM D'EXECUTION D'UN ALGORITHME. LA PRESENTATION D'UN LOGICIEL D'ORDONNANCEMENT Y EST EGALEMENT ABORDEE. NOUS METTONS EN EVIDENCE LES PROBLEMES LIES AU TRANSFERT DU PROGRAMME ET DES DONNEES EN ETUDIANT LE COMPORTEMENT TEMPOREL D'UN ALGORITHME EN FONCTION DE L'IMPORTANCE DU TRANSFERT. ENFIN, NOUS APPORTONS DES SOLUTIONS PERMETTANT DE MASQUER CE TEMPS DE TRANSFERT DANS DIFFERENTS CAS DE FIGURES

Download or read book LES ARCHITECTURES DE CIRCUITS DE TRAITEMENT DU SIGNAL A LA DEMANDE written by Eric Martin and published by . This book was released on 1986 with total page 412 pages. Available in PDF, EPUB and Kindle. Book excerpt: COMPARAISON DES DIVERS PROCESSUS DE TRAITEMENT DU SIGNAL ET SPECIFICITES DE CHAQUE TYPE D'ARCHITECTURE. OUTILS INTER-ACTIFS GRAPHIQUE D'EVALUATION. PROPOSITION D'UNE ARCHITECTURE OPTIMISEE. REALISATION D'UNE MACHINE DEDIEE A LA TRANSFORMEE DE FOURIER BIDIMENSIONNELLE SUR 5R POINTS COMPLEXES CODES SUR 16 BITS

Download or read book Conception d une architecture de processeur de signal VLSI programmable en langage volu et optimale dans le traitement d algorithmes rapides written by Ciro-Andrés Martinez Garcia-Moreno and published by . This book was released on 1988 with total page 338 pages. Available in PDF, EPUB and Kindle. Book excerpt: CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.

Download or read book SYNTHESE D ARCHITECTURES AUTOTESTABLES DEDIEES A DES APPLICATIONS DE TRAITEMENT DU SIGNAL written by BRUNO.. GRIMAL and published by . This book was released on 1994 with total page 219 pages. Available in PDF, EPUB and Kindle. Book excerpt: POUR CONCEVOIR DES CIRCUITS INTEGRES DE PLUS EN PLUS COMPLEXES SATISFAISANT A DES CONTRAINTES DE TEMPS REEL FORTES, DES OUTILS DE SYNTHESE D'ARCHITECTURES ONT ETE MIS AU POINT, NOTAMMENT DANS LE DOMAINE DES APPLICATIONS DE TRAITEMENT DU SIGNAL SOUS CONTRAINTE TEMPS REEL. NOUS ETUDIONS ICI, UNE VOIE COMPLEMENTAIRE A LA SYNTHESE DE HAUT NIVEAU, QUI EST LA SYNTHESE D'ARCHITECTURES AUTOTESTABLES DEDIEES A DES APPLICATIONS DE TRAITEMENT DU SIGNAL. NOTRE APPROCHE NOUS A AMENES A DEFINIR UN MODELE GENERIQUE D'ARCHITECTURES AUTOTESTABLES, UN MODELE DE CALCUL DU TAUX DE COUVERTURE DES ERREURS ET A DEVELOPPER UNE METHODOLOGIE DE CONCEPTION AUTOMATIQUE D'ARCHITECTURES AUTOTESTABLES. NOUS NOUS INTERESSONS A LA SYNTHESE D'ARCHITECTURES DEVANT FONCTIONNER SOUS CONTRAINTE DE TEMPS REEL. NOUS AVONS RETENU, COMME TECHNIQUE D'AUTOTEST, LA TECHNIQUE BASEE SUR LE CODAGE DES NOMBRES PAR CODES SEPARABLES. CETTE TECHNIQUE REPOND PARFAITEMENT A LA DEFINITION D'UN MODELE GENERIQUE D'ARCHITECTURES AUTOTESTABLES ET AU CONTROLE DU SURCOUT PAR L'UTILISATION D'UNE CONTRAINTE DE TAUX DE COUVERTURE. NOUS AVONS DEFINI UN MODELE DE CALCUL DU TAUX DE COUVERTURE DES ERREURS DANS UNE ARCHITECTURE DE TRAITEMENT DU SIGNAL. NOTRE MODELE INTEGRE LA VARIATION DE LA CAPACITE DE DETECTION DES ERREURS EN FONCTION DU TYPE DE CODAGE. IL PREND AUSSI EN COMPTE LES DIFFERENTES COMPLEXITES DES OPERATEURS POUVANT ETRE UTILISES DANS LES ARCHITECTURES SYNTHETISEES. GRACE A UNE RECHERCHE OPTIMALE DES TECHNIQUES DE CODAGE, NOTRE MODELE PERMET UNE MINIMISATION DE LA SURFACE DU CIRCUIT INTEGRE. ENFIN, NOUS AVONS DEVELOPPE UNE METHODOLOGIE DE CONCEPTION D'ARCHITECTURES AUTOTESTABLES. CETTE METHODOLOGIE INTEGRE DEUX NOTIONS CONTRADICTOIRES QUI SONT LA SYNTHESE SOUS CONTRAINTES DE TEMPS REEL ET DE TAUX DE COUVERTURE, ET LA SYNTHESE D'UNE ARCHITECTURE DONT LA SURFACE EST MINIMALE. CETTE ETUDE NOUS A AMENES A REDEFINIR L'ETAPE DE L'OPTIMISATION DE L'ARCHITECTURE (FUSION DES REGISTRES) DE MANIERE A Y INTEGRER LES NOUVELLES CONTRAINTES INTRODUITES PAR L'AUTOTEST. CES ETUDES ONT DEBOUCHE SUR LE DEVELOPPEMENT D'UN OUTIL DE SYNTHESE D'ARCHITECTURES AUTOTESTABLES POUR DES APPLICATIONS TEMPS REEL, DEVELOPPE EN LANGAGE C SUR STATIONS DE TRAVAIL DE TYPE SUN. DES RESULTATS EN SYNTHESE SUR DES PROGRAMMES TESTS RECONNUS DANS LE DOMAINE DU TRAITEMENT DU SIGNAL AINSI QUE SUR DES ALGORITHMES D'ANNULATION D'ECHO ACOUSTIQUE ONT PERMIS D'EVALUER LES PERFORMANCES DE NOTRE OUTIL

Download or read book Etude d une station locale multiprocesseurs written by Luc Teixeira de Carvalho and published by . This book was released on 1986 with total page 12 pages. Available in PDF, EPUB and Kindle. Book excerpt: Etude du parallélisme dans les automatismes logiques. Présentation des stratégies d'ordonnancement d'un ensemble de tâches dans le cas de plusieurs processeurs. Choix d'un outil de description d'une application et proposition d'un langage permettant son édition. Présentation de quelques stations multiprocesseur

Download or read book Envrionnement sic fonctionnel distribu et dynamique pour syst mes embarqu s written by Abdelkader Amar and published by . This book was released on 2003 with total page 135 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans cette these, nous nous sommes intéressés à la conception d'un environnement d'execution pour des applications réparties dynamiques. Nous avons défmi et utilisé le modèle des réseaux de processus distribués de Kahn, comme modèle de base de notre environnement d'exécution. L'extension du modèle de Kahn pour supporter la distribution a permis de faire le lien entre les systèmes distribués et les applications des réseaux de processus de Kahn (simulation des systèmes embarqués, application de traitement de signal, traitement vidéo, ...) ouvrant ainsi la voie à la construction d'applications de simulation dans un environnement distribué. Bien que le modèle des réseaux de Kahn soit le modèle de prédilection des applications de simulation, notre environnement n'est pas limité à ce type d'applications, et peut servir comme support d'exécution pour des applications où l'objectif derrière la distribution est l'amélioration des performances. La gestion des communications est l'un des points critiques dans de tels systèmes distribués, et notre approche ne néglige pas ce point. Elle permet d'optimiser les temps de transfert de données en utilisant la vectorisation, le recouvrement des calculs par les communications et l'équilibrage de charge. Ainsi, notre support reste aussi ouvert à des applications de haute performance dans un cadre de métacomputing. Nos travaux couvrent essentiellement trois facettes: 1. La simulation distribuée: nous avons proposé et développé un support d'exécution capable d'assurer le fonctionnement d'une application de simulation de systèmes embarqués dans un environnement réparti. La facilité de développement se traduit dans notre approche par l'utilisation d'une méthodologie à' base de composants, la transparence des communications et l'interactivité du déploiement. II. La dynamicité des systèmes distribués: bien que l'environnement soit motivé par la simulation de composants distribués dans un contexte de "cyber-entreprise", son domaine d'application ne se limite pas à la simulation distribuée. C'est ainsi qu'en plus des performances des communications et de la charge des processus, l'aspect dynamique de l'application distribuée a été pris en compte. Cette dynamicité que procure notre environnement est l'une des contributions principales de notre approche. III. Le traitement de signal: le langage Array-OL est dédié aux applications de traitement de signal et plus particulièrement aux applications de traitement de signal multidimensionnel. Nous avons proposé une projection du modèle Array-OL qui spécifie des dépendances de données vers le modèle des réseaux de processus qui est basé sur le flux de données. L'approche proposée combine la distribution de données et de tâches avec des exécutions de type pipeline et de type SPMD. De plus, l'application bénéficie de la dynamcité que procure notre support d'exécution.

Download or read book M thodologie de conception automatique pour multiprocesseur sur puce h t rog ne written by Xinyu Li and published by . This book was released on 2009 with total page 145 pages. Available in PDF, EPUB and Kindle. Book excerpt: ITRS Semiconductor roadmap projects that hundreds of processors will be needed for future generation multiprocessor system on chip (MPSOC) designs. Current research topics contain modelling of multiprocessors and adequate levels of abstraction (TLM, RTL), performance evaluation and design space exploration, verification and test trough simulation or emulation. Design productivity is one of the most important challenges, which is a relatively new and open research issue. We propose to improve design productivity by raising IP reuse level to small scale multiprocessor (SSM) IP and by combining fast extension techniques for system level design automation in the framework of multi-FPGA emulator. In the thesis, different state-of-art NoC and MPSoC design methodologies are analyzed and compared to better understand the design approaches and to overcome their shortcomings. Then a fully automatic multi-objective design workflow is proposed for network on chip (NoC) at TLM (Transaction Level Modeling) level. The timing and area criteria extracted from RTL level are explored but not limited using the TLM NoC models of NoCexplorer, tool from Arteris. A linear programming methodology is provided as a solution for the organization and dimensioning of eFPGA reconfigurable area to maximize the efficiency of network on chip mapping. The main contribution is the automatic design flow for large scale MPSoC design based on the reuse of SSM IP. Based on it, an automatic design flow is proposed for data parallel and pipelined signal processing applications on multiprocessor with NoC, using cryptographic application TDES (Triple Data Encryption Standard) as an example. High level synthesis tool is used to generate hardware accelerators, which are added to explore the tradeoff in area-performance while still privileging multiprocessor basis for the implementation. OCP-IP NoC benchmarks are executed on the generated 48-core and 672-core multi-processor for performance evaluation. All the work done in this thesis is the basis of “MPSOC explorer”, an ongoing industrial project for large scale MPSoC design exploration supported by European Union and French government.

Download or read book CONCEPTION ET REALISATION D UN SYSTEME DE TRAITEMENT NUMERIQUE DU SIGNAL AYANT COMME PRINCIPALE APPLICATION LA DECONVOLUTION RAPIDE EN TEMPS REEL written by RUI.. SEARA and published by . This book was released on 1984 with total page 286 pages. Available in PDF, EPUB and Kindle. Book excerpt: ALGORITHME UTILISE POUR REALISER LA DECONVOLUTION SYSTEME PROPOSE POUR REALISER LA DECONVOLUTION EN TEMPS REEL. PROCESSEUR RAPIDE SPECIALISE, MACHINE-MAITRE, APPLICATIONS ET RESULTATS

Download or read book ANALYSE ET SYNTHESE D ARCHITECTURES EN TRAITEMENT DU SIGNAL ET D IMAGES written by Olivier Sentieys and published by . This book was released on 1993 with total page 224 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM

Download or read book Formalisation et optimisation d applications s ex cutant sur architecture reconfigurable written by Linda Kaouane and published by . This book was released on 2004 with total page 276 pages. Available in PDF, EPUB and Kindle. Book excerpt: AAA (Adéquation Algorithme-Architecture) est une méthodologie développée pour le prototypage rapide d'applications dédiées et temps réel. Basée sur un formalisme de graphes et un fot de conception unifié sans rupture, cette méthodologie aide le développeur à implanter et optimiser l'implantation d'algorithmes de traitements de signal et d'image sur des architectures multicomposants en supportant toutes les étapes du développement depuis la spécification algorithmique jusqu'au choix de l'implantation qui respecte les contraintes temps réel et l'exécution du code correspondant dans les composants. Toutefois le flot de l'implantation actuellement supporte par cette méthodologie est limité aux composants cibles de types processeurs. Et comme l'exécution temps réel de nos applications cibles exige souvent une utilisation conjointe de composants processeurs et de composants circuits spécialisés, la contribution de ce travail consiste à étendre la methodologie AAA vers des architectures circuits. Étape jugée indispensable pour utiliser pleinement la méthodologie AAA pour faire la conception conjointe où la cible multiprocesseurs coopère avec une cible câblée. Dans cette thèse, nous nous sommes donc intéressés à l'extension de la méthodologie AAA pour le support des implantations sur de composants circuits reconfigurables. Nous avons défini et formalisé une méthodologie et un flot de prototypage rapide supportant cette extension depuis la spécification algorithmique sous forme de graphe factorisé et conditionné de dépendances de données (GFCDD) jusqu'à la génération du code RTL décrivant l'architecture circuit de l'implantation matérielle. Ce flot a été implanté dans SynDEx-IC, logiciel d'aide au prototypage rapide spécialement développé à partir du noyau de l'environnement SynDEx supportant l'AAA-multiprocesseurs pour supporter cette extension d'AAA

Download or read book CONCEPTION ET REALISATION D UN PROCESSEUR MICROPROGRAMMABLE DESTINE AU TRAITEMENT NUMERIQUE DU SIGNAL EN TEMPS REEL written by JEAN.. TERZAKIS and published by . This book was released on 1982 with total page 209 pages. Available in PDF, EPUB and Kindle. Book excerpt: ETUDE DE LA REALISATION PHYSIQUE DES FILTRES NUMERIQUES. LES PROCESSEURS PROGRAMMABLES DESTINES AU TRAITEMENT NUMERIQUE DU SIGNAL: MATERIELS ET ARCHITECTURES. DESCRIPTION DU SYSTEME PROPOSE: OBJECTIFS ET CARACTERISTIQUES GENERALES, DESCRIPTION DU PROCESSEUR. APPLICATIONS: FILTRES NUMERIQUES NON RECURSIFS ET UN EMETTEUR NUMERIQUE POUR MODEM A 2400 BITS/S

Download or read book Synth se automatique d interfaces de communication mat rielles pour la conception d applications du domaine du traitement du signal written by Cyrille Chavet and published by . This book was released on 2007 with total page 195 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les applications du traitement du signal (TDSI) sont maintenant largement utilisées dans des domaines variés allant de l’automobile aux communications sans fils, en passant par les applications multimédias et les télécommunications. La complexité croissante des algorithmes implémentés, et l’augmentation continue des volumes de données et des débits applicatifs, requièrent souvent la conception d’accélérateurs matériels dédiés. Aujourd’hui, le coût de ces systèmes en terme d’éléments mémorisant est très élevé; les concepteurs cherchent donc a minimiser la taille de ces tampons afin de réduire la consommation et la surface total du circuit, tout en cherchant à en optimiser les performances. Sur cette problématique globale, nous nous intéressons à l’optimisation des interfaces de communication entre composants. Nous proposons une méthodologie de conception permettant de générer automatiquement un adaptateur de communication (interface) nommé Space-Time AdapteR (STAR). Notre flot de conception prend en entrée (1) des diagrammes temporels représentants les contraintes de communication de composants virtuels IP ou (2) une description en langage C d’une règle de brassage de données (par exemple une règle d’entrelacement pour Turbo-Codes) et des contraintes utilisateur (débit, latence, parallélisme...) ou (3) un ensemble de CDFGs ordonnés et assignés dans le cadre de la synthèse haut niveau de système multi-modes. Ce flot formalise ensuite ces contraintes de communication sous la forme d’un Graphe de Compatibilité des Ressources Multi-Modes (MMRCG) qui permet une exploration efficace de l'espace des solutions architecturales afin de générer un composant STAR en VHDL de niveau transfert de registre (RTL) utilisé pour la synthèse logique. L’approche repose sur un modèle architectural original et le flot de synthèse dédié basé sur un ensemble de propriétés et de transformations du graphe. Le flot de conception est basé sur quatre outils : StarTor et StarDFG qui génèrent les contraintes de communication (à partir d’un fichier C ou d’un DFG, et de contraintes utilisateur) qui seront utilisées par l’outil de synthèse STARGene. Enfin, StarBench génère un banc de test basé sur les contraintes de communication et permet de valider les architectures générées en comparant les résultats de simulation de l’architecture avec la spécification fonctionnelle. Afin de valider l’approche proposée, un ensemble d’expérimentations ont été réalisées sur des applications de traitement du signal et de l’image. La première expérimentation illustre les possibilités d’exploration architecturale pour l’optimisation du composant STAR sur l’approche « intégration de composants virtuels » : ce dernier réalise l’adaptation des échanges de données entre la transformée en ondelettes et la quantification de MPEG-2. La seconde expérimentation concerne la génération d’un composant de brassage de données (entrelaceur pour l’Ultra Wide Band). L’entrelaceur a trois modes de fonctionnement selon la longueur de la trame à entrelacer (300, 600 et 1200 bits). Les architectures STAR pour chaque mode de fonctionnement sont comparées avec une architecture de référence, générée par l’équipe FTM-HLS de STMicroelectonics à l’aide d’un outil de synthèse de haut niveau du commerce. La troisième expérimentation teste la génération d’architectures multi modes en intégrant dans le même chemin de données des combinaisons de différents algorithmes : FIR, FFT et DCT. Les résultats sont comparés d’une part avec le circuit résultant d’une synthèse séparée des différentes applications et d’autre part les architectures multi modes synthétisées avec l’approche SPACTMR de l’université de Purdue.