Download or read book Contribution la simulation en conception des effets des porteurs chauds sur la fiabilit des circuits analogiques CMOS written by Bernard Bordonado and published by . This book was released on 1996 with total page 56 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE ETUDE EST CONSACREE AU DEVELOPPEMENT D'UN NOUVEAU FLUX DE SIMULATION POUR AMELIORER DES LA PHASE DE CONCEPTION LA FIABILITE AUX EFFETS DES PORTEURS CHAUDS DES CIRCUITS ANALOGIQUES CMOS, ET CE INDEPENDAMMENT DES SPECIFICITES DE LA TECHNOLOGIE UTILISEE. LA METHODE PROPOSEE D'AMELIORATION QUALITATIVE AVANT FONDERIE DE LA FIABILITE AUX PORTEURS CHAUDS REPOSE SUR LA POSSIBILITE DE SIMULER LA DUREE DE VIE D'UN CIRCUIT FONCTIONNEL COMPLEXE A PARTIR DE DONNEES DE VIEILLISSEMENT EXTRAITES SUR DES STRUCTURES DE TEST FONDAMENTALES. CETTE NOUVELLE METHODOLOGIE ENGLOBE ET ETEND LES CONNAISSANCES DEJA ACQUISES SUR LE SUJET DANS LE DOMAINE DES CIRCUITS NUMERIQUES. UNE ETUDE THEORIQUE ET EXPERIMENTALE APPROFONDIE A ETE MENEE SUR DES OSCILLATEURS EN ANNEAUX ET DES AMPLIFICATEURS OPERATIONNELS, CIRCUITS ELEMENTAIRES DE L'ELECTRONIQUE ANALOGIQUE. PLUSIEURS PROTOTYPES DE COMPLEXITES ET DE FONCTIONNALITES DIVERSES ONT ETE CONCUS, REALISES, TESTES, VIEILLIS ELECTRIQUEMENT ET SIMULES POUR LE DEVELOPPEMENT ET LA VALIDATION DE CE FLUX

Download or read book Contribution a la simulation en conception des effets des porteurs chauds sur la fiabilite des circuits analogiques CMOS written by Bernard Bordonado and published by . This book was released on 1996 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Contribution la mod lisation et la simulation de l effet des porteurs chauds sur les transistors NMOS submicroniques written by Jean-Christophe Courrege and published by . This book was released on 1998 with total page 153 pages. Available in PDF, EPUB and Kindle. Book excerpt: La réduction incessante des dimensions géométriques des composants électroniques s'est accompagnée d'une augmentation de l'importance relative des phénomènes du second ordre que ce soit en terme de modélisation électrique ou de fiabilité intrinsèque. Les porteurs chauds sont ainsi devenus un des principaux facteurs limitatifs en terme de durée de vie des circuits électroniques modernes. Ces porteurs issus de l'augmentation des champs électriques internes provoquent des modifications irréversibles du système Si-SiO2 et par suite des caractéristiques électriques des transistors. Ces variations se répercutent sur le fonctionnement des circuits intégrés et peuvent conduire à une perte de fonctionnalité. Il est donc indispensable de pouvoir intégrer ces phénomènes dès la phase de conception des circuits électroniques de forte fiabilité. C'est le rôle d'outils de simulation du type de BERT. Afin de pouvoir évaluer ce logiciel, nous avons dû effectuer une étude approfondie des différents processus physiques responsables des dégradations et des modèles de prédiction de la durée de vie. Ces modèles et plus particulièrement ceux utilisés dans BERT ont ensuite été vérifiés expérimentalement sur une technologie CMOS 0,6 microns. Nous avons ainsi pu déterminer leurs limites de validité et mettre en place une méthode rationnelle d'utilisation du logiciel BERT.

Download or read book Etude de la fiabilit des technologies CMOS avanc es written by Chittoor Ranganathan Parthasarathy and published by . This book was released on 2006 with total page 254 pages. Available in PDF, EPUB and Kindle. Book excerpt: Dans ce travail, nous examinons les aspects de la dégradation des dispositifs MOSFETs dus aux porteurs chauds du canal(CHC) et aux instabilités à haute température sous polarisation négative (NBTI), du point de vue de la caractérisation et de la modélisation, dans l'objectif de développer des solutions largement utilisables pour simuler ces conditions de dégradation dans les circuits analogiques et numériques. De telles solutions représentent un besoin pressant dans le contexte de la miniaturisation extrême des dispositifs CMOS et devant la complexité croissante des produits utilisant ces dispositifs, nécessitant l'évaluation de leur fiabilité lors des étapes de conception des circuits. Ce travail s'adresse aux technologies CMOS actuelles des nœuds 65nm et 90nm présentant des transistors NMOS et PMOS avec des épaisseurs d'oxyde de grille de 1.3nm à 6.5nm. Nous avons proposé une méthodologie robuste pour extraire la dégradation des paramètres des transistors soumis à la dégradation NBTI et caractérisée par une nouvelle technique à la volée dite "On-The-Fly"(OTF), avec laquelle les mesures sont effectuées sans interrompre le stress. Nous avons étudié le phénomène de guérison partielle de la dégradation ou "recovery", qui est une des caractéristiques clés du NBTI comme au cours de certaines conditions de dégradations CHC. Nous avons proposé une nouvelle méthode de caractérisation de la dégradation en combinant des trains de polarisations de stress ou patterns" avec la technique OTF. Nous avons soumis les dispositifs à de multiples combinaisons de polarisations NBTI, NBTI et CHC, CHC et nous avons utilisé cette technique sur les transistors PMOS et NMOS à canal court et canal long. Cette méthode permet l'observation et la modélisation des caractéristiques de la dégradation NBTI et CHC dans une perspective unifiée qui éclaire la compréhension des mécanismes de dégradation dans les dispositifs impliquant le recovery. Nous avons proposé un modèle complet pour la dégradation NBTI. Ce modèle inclut précisément la dégradation NBTI et les dynamiques du recovery aussi bien que les différents constituants des composantes de la dégradation. L'effet de la commutation des signaux caractérisés par la fréquence, le rapport cyclique en phase NBTI et l'amplitude du signal ont été analysés et inclus dans le modèle. Le modèle est complété en formulant les paramètres en modèle SPICE (BSIM4) nécessaires à la représentation des dispositifs dégradés par le NBTI. La caractérisation et la modélisation de la dégradation CHC suivent le modèle standard des électrons chanceux ou Lucky-Electron Model où l'évaluation de la dégradation est associée au courant substrat. Nous proposons une amélioration de ce modèle en courant substrat pour pouvoir ajuster les résultats sur un grand intervalle en Vds et Vgs, pour différentes familles de dispositifs NMOS. Nous avons également incorporé à la modélisation et à la simulation des dégradations anormales observées sous dégradation CHC dans des familles de dispositifs à oxyde de grille épais. Nous décrivons le développement d'une méthodologie de simulation, mettant en lumière ses différents aspects fondamentaux. Nous incorporons dans les modèles du simulateur les différents modes de dégradation décrits ci-dessus et montrons les bons accords entre les simulations et les mesures sur silicium. Par la suite, nous étendons l'analyse aux circuits digitaux et analogiques. De nombreuses classes de circuits de plus en plus complexes ont été analysées de l'inverseur à la PLL et au convertisseur ADC, utilisant les modèles et la méthodologie de simulation développée. Cette méthodologie tout au long de ce travail forme la première pierre pour traiter les phénomènes de dégradation dans les dispositifs des générations technologiques actuelles, autant que les bases nécessaires à l'évaluation de la fiabilité des circuits en fonctionnement réel qui sont soumis à l interaction entre les diverses polarisations de stress.

Download or read book Contribution l tude des effets de la r duction des dimensions du transistor MOS written by Jean-Georges Kiefer and published by . This book was released on 1986 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Contribution to electromagnetic emission Modeling and characterization of CMOS integrated circuits written by Chen, Xi and published by . This book was released on 2000 with total page 234 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA REDUCTION DE L'EMISSION PARASITE EST DEVENUE UNE CONTRAINTE MAJEURE DANS LA CONCEPTION DES CIRCUITS INTEGRES. PORTANT INITIALEMENT SUR LES EQUIPEMENTS ELECTRONIQUES, LA CONTRAINTE DE COMPATIBILITE ELECTROMAGNETIQUE S'EST REPERCUTEE SUR LE COMPOSANT LUI MEME, DU FAIT DE L'EVOLUTION TECHNOLOGIQUE ET DE L'AVENEMENT DES SYSTEMES SUR PUCE. LES CIRCUITS INTEGRES DOIVENT DE CE FAIT ETRE SELECTIONNES, AINSI QUE LEURS COMPOSANTS ENVIRONNANTS, DE MANIERE A RESPECTER LES CONTRAINTES CEM DE L'EQUIPEMENT. CEPENDANT, LE COMPORTEMENT CEM DU COMPOSANT FAIT ENCORE RAREMENT PARTIE DE LA SPECIFICATION INITIALE DE CONCEPTION. DE PLUS, NI METHODOLOGIE, NI OUTILS DE SIMULATION PERFORMANTS NE SONT DISPONIBLE. NOTRE TRAVAIL DE THESE CONSISTE, D'UNE PART, A METTRE EN UVRE DES METHODES DE MESURES FIABLES POUR CARACTERISER L'EMISSION PARASITE DU COMPOSANT. CES METHODES S'APPLIQUENT AU MODE CONDUIT ET RAYONNE, SONT REPRODUCTIVES AFIN DE PERMETTRE DE COMPARER ET EVALUER DIFFERENTS PRODUITS. D'AUTRE PART, NOTRE EFFORT A PORTE SUR LA CONSTRUCTION D'UN MODELE GENERAL DU COMPOSANT AFIN DE PREDIRE L'EMISSION PARASITE DE MANIERE SIMPLE ET PRECISE DE 1 A 1000 MHZ. CETTE APPROCHE PERMET D'ANALYSER L'IMPACT DE TECHNIQUES DE REDUCTION D'EMISSION AVANT LA FABRICATION DU COMPOSANT. NOUS AVONS DECRIT DIFFERENTES TECHNIQUES DE REDUCTION DE L'EMISSION PARASITE AU NIVEAU CIRCUIT INTEGRE ET BOITIER. LE MODELE CEM PROPOSE RESPECTE LA CONFIDENTIALITE DE LA STRUCTURE ET DE LA TECHNOLOGIE, TOUT EN ETANT COMPATIBLE AVEC LES OUTILS DE SIMULATION. LE MODELE EST GENERIQUE, PERMETTANT DE S'ADAPTER A TOUS TYPES DE COMPOSANTS, DES ASIC AUX MICROPROCESSEURS, A DES FINS DE NORMALISATION DE LA DESCRIPTION CEM DES COMPOSANTS. LE TRAVAIL A ETE CONDUIT EN COOPERATION AVEC ST MICROELECTRONICS

Download or read book CONTRIBUTION A LA CONCEPTION D ARCHITECTURES ANALOGIQUES CMOS INTEGREES written by Éric Tournier and published by . This book was released on 1998 with total page 199 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA TENDANCE VISANT A INTEGRER SUR UN MEME SUBSTRAT, DES CIRCUITS MIXTES ANALOGIQUES / NUMERIQUES SERT DE MOTEUR AU DEVELOPPEMENT D'UNE CONCEPTION DE CIRCUITS ANALOGIQUES COMPATIBLE AVEC LES TECHNOLOGIES CMOS NUMERIQUES EXISTANTES. LE POTENTIEL DES TECHNOLOGIES CMOS POUR LE TRAITEMENT ANALOGIQUE EST CEPENDANT INFERIEUR A CELUI DES TECHNOLOGIES BIPOLAIRES. CONCERNANT L'ASPECT FREQUENTIEL, LE TRAVAIL EN MODE DE COURANT PERMET DE PROFITER AU MAXIMUM DE LA BANDE PASSANTE DES FONCTIONS CMOS EN EVITANT UNE LIMITATION SUPPLEMENTAIRE INHERENTE AU TRAVAIL EN MODE DE TENSION. UNE FONCTION DE BASE, LE CONVOYEUR DE COURANT, PERMET DE TRAVAILLER NON SEULEMENT EN MODE DE COURANT, MAIS AUTORISE EVENTUELLEMENT UN MODE DE TENSION SIMULTANE. DEUX REALISATIONS DE CONVOYEURS SONT ABORDEES. LA PREMIERE EST A VOCATION GENERALISTE, ET PERMET DE TRAITER DIVERSES APPLICATIONS, DONT QUELQUES-UNES SONT EVOQUEES. LA DEUXIEME EST ORIENTEE VERS LA MESURE DE COURANT DANS LES INTERRUPTEURS VDMOS MULTICELLULAIRES, DANS LE CADRE DES TECHNOLOGIES DE PUISSANCE INTELLIGENTE. UNE DEUXIEME FONCTION, FORTEMENT UTILISEE EN NUMERIQUE, EST QUASI-INEXISTANTE EN ANALOGIQUE : LA MEMOIRE. LE SEUL FAIT DE VOULOIR STOCKER UNE VALEUR OBLIGE A FAIRE APPEL AU STOCKAGE NUMERIQUE, AVEC LES DEPENSES DE CONVERTISSEURS A/N ET N/A ASSOCIEES. DANS UN PREMIER TEMPS, UNE STRUCTURE EEPROM EST VALIDEE SUR UNE TECHNOLOGIE CMOS GENERIQUE A DOUBLE NIVEAU DE POLYSILICIUM. LA QUALITE DE RETENTION OBSERVEE EST COMPATIBLE AVEC LES CONTRAINTES ANALOGIQUES. UN DEUXIEME CIRCUIT, REALISE EN TECHNOLOGIE SMART POWER CAPABLE DE SUPPORTER LES TENSIONS ELEVEES REQUISES POUR L'INSCRIPTION, DECRIT UN ASSERVISSEMENT DE L'ECRITURE D'UNE VALEUR ANALOGIQUE. UNE ETUDE EXHAUSTIVE EST MENEE SUR LA STRUCTURE EEPROM UTILISEE. NOTAMMENT, L'INFLUENCE DES CAPACITES A ARMATURE DIFFUSEE FAIBLEMENT DOPEE SUR LA PRECISION DE L'INSCRIPTION EST QUANTIFIEE.

Download or read book Contribution la mod lisation et la caract risation des miroirs de courant en technologie CMOS written by Mohamed Imlahi and published by . This book was released on 1997 with total page 248 pages. Available in PDF, EPUB and Kindle. Book excerpt: DE NOS JOURS, LA MODELISATION COMPORTEMENTALE HIERARCHISEE DEVIENT LA MEILLEURE METHODE DANS LE DOMAINE DE LA SIMULATION ANALOGIQUE, PUISQU'ELLE PERMET DE REDUIRE LE TEMPS DE LA SIMULATION. EN OUTRE, L'ETUDE HIERARCHIQUE D'UNE STRUCTURE ANALOGIQUE AMENE AUSSI UNE METHODOLOGIE DE CONCEPTION ASCENDANTE QUI PERMET DE METTRE EN EVIDENCE LES PROPRIETES INTRINSEQUES DES BLOCS QUI COMPOSENT LES FONCTIONS ANALOGIQUES. D'UNE MANIERE GENERALE, POUR DES CIRCUITS COMPLEXES, LA MISE EN UVRE DE SIMULATIONS PLUS RAPIDES ET LA POSSIBILITE D'OPTER POUR UNE CONCEPTION ASCENDANTE DES CIRCUITS SERA REALISABLE GRACE A LA MODELISATION DE BLOCS FONCTIONNELS ET A L'ELABORATION DE BIBLIOTHEQUES DE MODELES. D'AUTRE PART, LA PLUPART DES NOUVELLES INSISTANCES DANS LA CONCEPTION DU CIRCUIT ANALOGIQUE EST LA FUSION EFFICACE ENTRE LES TECHNIQUES DES TRAITEMENTS DU SIGNAL ANALOGIQUE ET DIGITAL, ET L'UTILISATION DES SYSTEMES BASES SUR LE COURANT COMME PRINCIPAL REGIME. LE MIROIR DE COURANT EST UNE BRIQUE ESSENTIELLE DANS CES TYPES DE CIRCUIT. UNE METHODE D'APPREHENSION DE LA MODELISATION EST PRESENTEE DANS CE MEMOIRE. ELLE S'APPLIQUE A DES FONCTIONS ELEMENTAIRES (BRIQUE DE BASE) QUI SONT LES MIROIRS DE COURANT EN TECHNOLOGIE CMOS. LES RESULTATS OBTENUS DANS CE TRAVAIL ONT UNE PREMIERE IMPORTANCE POUR LE CONCEPTEUR DANS LA SELECTION DES MIROIRS DE COURANT APPROPRIES QUI SATISFASSENT LES DEMANDES ET LES EXIGENCES DES DIFFERENTS ASPECTS DE PERFORMANCE.

Download or read book Etude de la d gradation par porteurs chauds des technologies CMOS avanc es en fonctionnement statique et dynamique written by Chloé Guérin and published by . This book was released on 2008 with total page 230 pages. Available in PDF, EPUB and Kindle. Book excerpt: La miniaturisation des dernières technologies s'est effectuée à tension d'alimentation quasi constante. Cela se traduit par une augmentation du champ latéral du transistor MOSFET. Un risque important réapparaît en terme de fiabilité : la dégradation par porteurs chauds (HC). Pour garantir le meilleur compromis entre fiabilité et performance, il est important de comprendre toutes les causes physiques de la dégradation par porteurs chauds. Grâce à une étude menée pour des conditions de polarisation et de température variées, sur différentes épaisseurs d'oxyde et longueurs de canal, nous avons mis en place un formalisme physique s'appuyant à la fois sur l'énergie et le nombre de porteurs. Cette double dépendance se traduit par une compétition entre trois modes de dégradations, dominant chacun à leur tour en fonction de la gamme d'énergie des porteurs. A forte énergie, la dégradation s'explique par l'interaction d'un seul porteur avec une liaison Si-H (mode 1). Mais quand l'énergie des porteurs diminue, leur nombre est prépondérant tout d'abord pour l'interaction entre porteurs EES (mode 2) et surtout à très basse énergie, où nous avons montré que la dégradation peut être importante à cause d'interactions multiples entre les "porteurs froids" du canal et les liaisons d'interface (mode 3). On parle alors d'excitation multivibrationnelle des liaisons. Ce nouveau modèle assure une meilleure extrapolation de la durée de vie dans les conditions nominales. Appliqué à la dégradation sous signaux digitaux, il permet une estimation rigoureuse du rapport entre les dégradations en courant alternatif et continu (AC-DC) ainsi que l'élaboration de nouvelles consignes concernant les effets de fréquence, de charge et de temps de montée des signaux. Enfin, intégré au simulateur de Design-in Reliability, il autorise une simulation précise de la dégradation par porteurs chauds de blocs de circuits.

Download or read book Contribution a la modelisation et la simulation de l effet des porteurs chauds sur les transistors NMOS submicroniques written by Jean-Christophe Courrege and published by . This book was released on 1998 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book G n ration des porteurs chauds et fiabilit des transistors mos sub 0 1 m written by Bertrand Marchand and published by . This book was released on 1999 with total page 110 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'ETUDE DES EFFETS DE PORTEURS CHAUDS POUVANT INDUIRE UNE DEGRADATION ELECTRIQUE DES CIRCUITS INTEGRES EST D'UNE GRANDE IMPORTANCE POUR LES COMPOSANTS AVANCES. DANS LES TRANSISTORS FORTEMENT SUBMICRONIQUES, LA CARACTERISATION ET LA MODELISATION A TEMPERATURE AMBIANTE ET A BASSES TEMPERATURES DE L'IONISATION SECONDAIRE PAR IMPACT ET DU COURANT DE GRILLE QUI EN RESULTE, COMPLETEE PAR L'ETUDE DE L'EMISSION LUMINEUSE LIEE A CE MECANISME, ONT ETE MENEES A BIEN, APPORTANT UNE MEILLEURE COMPREHENSION DE LA GENERATION DE PORTEURS CHAUDS DONT L'ENERGIE EST RESPONSABLE DE LA CREATION D'ETATS D'INTERFACE ET DE LA DEGRADATION DES PERFORMANCES DES COMPOSANTS. TIRANT PROFIT DE L'ACCELERATION DU VIEILLISSEMENT ELECTRIQUE PAR L'INTENSIFICATION DE L'IONISATION SECONDAIRE, UNE NOUVELLE METHODE DE PREDICTION DE LA DUREE DE VIE DES TRANSISTORS DANS LEURS CONDITIONS NOMINALES DE POLARISATION EST PROPOSEE. ENFIN, L'IMPACT DU TYPE DE CONTRAINTE ELECTRIQUE ET DE L'ARCHITECTURE TECHNOLOGIQUE SUR LA FIABILITE DES COMPOSANTS SONT ETUDIES.

Download or read book Contribution la simulation lectrothermique des circuits int gr s analogiques written by Kraidy Jacques Ecrabey and published by . This book was released on 1996 with total page 162 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA CAPACITE GRANDISSANTE DES CIRCUITS INTEGRES A DISSIPER DE LA PUISSANCE S'ACCOMPAGNE DE PROBLEMES THERMIQUES QUE LES CONCEPTEURS DOIVENT INTEGRER DES LES PREMIERES ETAPES DE LA CONCEPTION. CES PROBLEMES THERMIQUES PEUVENT CONSIDERABLEMENT DETERIORER LES PERFORMANCES ELECTRIQUES DES CIRCUITS. NOTRE LABORATOIRE TRAVAILLE SUR UN PROJET DE DEVELOPPEMENT D'UN SIMULATEUR ELECTROTHERMIQUE PERMETTANT D'ETUDIER CES PROBLEMES. SE SITUANT DANS CE PROJET, CE TRAVAIL DE THESE PRESENTE DES MODELES THERMIQUES DE BOITIERS DE CIRCUITS INTEGRES POUR UNE MEILLEURE PRISE EN COMPTE DES TRANSFERTS THERMIQUES QUI Y ONT LIEU. LE MODELE EST UN ENSEMBLE DE CELLULES RC OBTENUES PAR MAILLAGE DU BOITIER. EN LE VALIDANT PAR DES MESURES DE THERMOGRAPHIE INFRAROUGE EFFECTUEES SUR UN CIRCUIT INTEGRE INDUSTRIEL, NOUS AVONS MONTRE L'INFLUENCE DES TRANSFERTS DE CHALEUR DANS L'HABILLAGE DU CIRCUIT SUR LA DISTRIBUTION THERMIQUE A LA SURFACE DE SON LAYOUT AINSI QUE LEUR INFLUENCE SUR SES CARACTERISTIQUES ELECTRIQUES. D'AUTRE PART NOUS AVONS DEVELOPPE UNE METHODE NUMERIQUE DE RESOLUTION AFIN D'AUGMENTER LA VITESSE DU SIMULATEUR. CETTE METHODE EST BASEE SUR LA METHODE DU GRADIENT CONJUGUEE A LAQUELLE NOUS AVONS COUPLE UN PRECONDITIONNEMENT. LES TEMPS DE SIMULATIONS DE CETTE METHODE SONT COMPARES AUX TEMPS DE SIMULATION DE LA METHODE DE GAUSS-SEIDEL RELAXEE. NOUS OBTENONS UN GAIN DE TEMPS DE 50%

Download or read book Conception et tude de la fiabilit des amplificateurs de puissance fonctionnant aux fr quences millim triques en technologies CMOS avanc es written by Thomas Quémerais and published by . This book was released on 2010 with total page 143 pages. Available in PDF, EPUB and Kindle. Book excerpt: Avec l'émergence d'applications millimétriques telles que le radar automobile ou le WHDMI, la fiabilité est devenue un enjeu extrêmement important pour l'industrie. Dans un émetteur/récepteur radio, les problèmes de fiabilité concernent principalement les transistors MOS intégrés dans les amplificateurs de puissance, compte-tenu des niveaux relativement élevés des puissances. Ces composants sont susceptibles de se détériorer fortement par le phénomène de l'injection de porteurs chauds impactant lourdement les performances des amplificateurs. Ce travail de thèse concerne la conception et l'étude de la fiabilité des amplificateurs de puissance fonctionnant aux fréquences millimétriques en technologies CMOS avancées. Le mémoire est articulé autour de quatre chapitres. Les deux premiers chapitres concernent l'étude, la conception, la modélisation et la caractérisation des éléments actifs et passifs intégrés sur silicium et utilisés pour réaliser des amplificateurs de puissance aux fréquences millimétriques. Le troisième chapitre décrit les trois amplificateurs de puissance conçus et réalisés pour les tests de fiabilité. Enfin, le dernier chapitre propose une étude complète de la fiabilité de ces circuits jusqu'au calcul de leur temps de vie.

Download or read book Contribution l optimisation en puissance des circuits CMOS et application au test fonctionnel written by Daniel Severac and published by . This book was released on 1998 with total page 129 pages. Available in PDF, EPUB and Kindle. Book excerpt: DE NOS JOURS, LA CONCEPTION DES CIRCUITS INTEGRES REPOSE SUR LA RECHERCHE DU MEILLEUR COMPROMIS ENTRE PERFORMANCES TEMPORELLES, SURFACE D'IMPLANTATION SUR SILICIUM, ET CONSOMMATION ELECTRIQUE. CE DERNIER PARAMETRE, LONGTEMPS NEGLIGE, EST MAINTENANT PRIMORDIAL POUR ASSURER LA FIABILITE DE FONCTIONNEMENT ET AUGMENTER LA DUREE DE VIE DES COMPOSANTS MICRO-ELECTRONIQUES OU ENCORE POUR AMELIORER LES PERFORMANCES DES APPAREILS ELECTRONIQUES PORTABLES. DANS CETTE THESE, NOUS PRESENTONS L'INTERET DE L'UTILISATION DE LA TECHNOLOGIE CMOS POUR LA CONCEPTION DES CIRCUITS INTEGRES FAIBLE CONSOMMATION, AINSI QUE LES PARAMETRES A PRENDRE EN COMPTE LORS DE L'OPTIMISATION EN PUISSANCE. PARCE QUE LES AMELIORATIONS TECHNOLOGIQUES EN VUE D'UNE OPTIMISATION EN PUISSANCE SONT DIFFICILES ET TRES COUTEUSES, UNE ALTERNATIVE CONSISTE A PRENDRE LA PUISSANCE EN COMPTE PENDANT LA PHASE DE CONCEPTION DU CIRCUIT. C'EST DANS CE DOMAINE QUE NOUS PROPOSONS DEUX TECHNIQUES D'OPTIMISATION AU NIVEAU PORTES LOGIQUES, AVANT LA PHASE DE PLACEMENT ROUTAGE. LA PREMIERE TECHNIQUE PROPOSEE CONSISTE A REDUIRE LES CAPACITES DE CHARGE, SOURCES DE CONSOMMATION, SUR LES NUDS INTERNES DU CIRCUIT, ET LA SECONDE A REDUIRE LE NOMBRE DE CHARGES/DECHARGES DE CES CAPACITES PENDANT LA PHASE DE TEST, SOURCES DES PROBLEMES DE SURCHAUFFE POUVANT ENTRAINER JUSQU'A LA DESTRUCTION DES CIRCUITS. EN APPLIQUANT CES DEUX TECHNIQUES, NOUS REDUISONS DONC LA CAPACITE COMMUTEE TOTALE DU CIRCUIT. NOUS PROPOSONS UNE VALIDATION DE CES DEUX TECHNIQUES SUR LES CIRCUITS BENCHMARKS ISCAS'85 ET MCNC'93 COMBINATOIRES GRACE A UNE ESTIMATION DES GAINS EN PUISSANCE REALISES. CES TECHNIQUES NE MODIFIENT NI LA FREQUENCE DE FONCTIONNEMENT DU CIRCUIT, NI LE TAUX DE COUVERTURE DU TEST, ET LE TEMPS DE CONCEPTION N'EST QUE TRES PEU ALLONGE POUR UN GAIN EN PUISSANCE NON NEGLIGEABLE.

Download or read book Contribution a la simulation electrothermique des circuits integres analogiques written by Kraidy Jacques Ecrabey and published by . This book was released on 1996 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Contribution la g n ration physique de circuits CMOS bas e sur le concept de cellules virtuelles written by Alexis Landrault and published by . This book was released on 2003 with total page 257 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Download or read book Contribution la mod lisation et la simulation des circuits int gr s analogiques written by Djilali Belkadi and published by . This book was released on 1997 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: